ความละเอียด ADC - การเปลี่ยนแปลงขั้นต่ำในค่าของสัญญาณอะนาล็อกที่สามารถแปลงได้โดย ADC ที่กำหนด - เกี่ยวข้องกับความจุ ในกรณีของการวัดครั้งเดียวโดยไม่คำนึงถึงเสียงรบกวนความละเอียดจะถูกกำหนดโดยตรง ความขม ADC.
ความจุ ADC แสดงลักษณะของจำนวนค่าที่ไม่ต่อเนื่องที่ตัวแปลงสามารถส่งออกที่เอาต์พุตได้ ใน ADC แบบไบนารีจะถูกวัดเป็นบิตใน ADC แบบสามมิติจะถูกวัดเป็นสามเท่า ตัวอย่างเช่น ADC แบบ 8 บิตแบบไบนารีสามารถสร้างค่าที่ไม่ต่อเนื่องได้ 256 ค่า (0 ... 255) เนื่องจาก 2 8 \u003d 256 (\\ displaystyle 2 ^ (8) \u003d 256)ADC แบบ 8 บิตแบบ ternary มีความสามารถ 6561 ค่าที่ไม่ต่อเนื่องเนื่องจาก 3 8 \u003d 6561 (\\ displaystyle 3 ^ (8) \u003d 6561).
ความละเอียดของแรงดันไฟฟ้าจะเท่ากับความแตกต่างของแรงดันไฟฟ้าที่สอดคล้องกับรหัสเอาต์พุตสูงสุดและต่ำสุดหารด้วยจำนวนค่าเอาต์พุตที่ไม่ต่อเนื่อง ตัวอย่างเช่น:
- ตัวอย่าง 1
- ช่วงอินพุต \u003d 0 ถึง 10 โวลต์
- บิต ADC 12 บิต: 2 12 \u003d 4096 ระดับการหาปริมาณ
- ความละเอียดแรงดันไฟฟ้า ADC แบบไบนารี: (10-0) / 4096 \u003d 0.00244 โวลต์ \u003d 2.44 mV
- ความลึกบิตของ ternary ADC 12 trit: 3 12 \u003d 531441 ระดับการหาปริมาณ
- ความละเอียดแรงดันไฟฟ้า Ternary ADC: (10-0) / 531441 \u003d 0.0188 mV \u003d 18.8 μV
- ตัวอย่าง 2
- ช่วงอินพุต \u003d -10 ถึง +10 โวลต์
- บิต ADC บิตความลึก 14 บิต: 2 14 \u003d 16384 ระดับการหาปริมาณ
- ความละเอียดแรงดันไฟฟ้า ADC แบบไบนารี: (10 - (- 10)) / 16384 \u003d 20/16384 \u003d 0.00122 โวลต์ \u003d 1.22 mV
- ความลึกบิตของ ternary ADC 14 trit: 3 14 \u003d 4 782 969 ระดับการหาปริมาณ
- ความละเอียดแรงดันไฟฟ้าของ ADC ที่ประกอบ: (10 - (- 10)) / 4782969 \u003d 0.00418 mV \u003d 4.18 μV
ในทางปฏิบัติความละเอียดของ ADC ถูก จำกัด โดยอัตราส่วนสัญญาณต่อสัญญาณรบกวนของสัญญาณอินพุต ด้วยความเข้มของสัญญาณรบกวนสูงที่อินพุต ADC จะไม่สามารถแยกแยะระดับสัญญาณอินพุตที่อยู่ติดกันได้นั่นคือความละเอียดจะลดลง ในกรณีนี้ความละเอียดที่บรรลุได้จริงจะอธิบายโดย ความลึกของบิตที่มีประสิทธิภาพ (อังกฤษ. จำนวนบิตที่มีประสิทธิภาพ ENOB) ซึ่งน้อยกว่าความลึกบิตจริงของ ADC เมื่อแปลงสัญญาณที่มีเสียงดังมากบิตที่มีนัยสำคัญน้อยที่สุดของรหัสเอาต์พุตจะไม่มีประโยชน์ในทางปฏิบัติเนื่องจากมีสัญญาณรบกวน เพื่อให้ได้ความกว้างบิตที่ประกาศไว้อัตราส่วนสัญญาณต่อสัญญาณรบกวนของสัญญาณอินพุตควรอยู่ที่ประมาณ 6 dB สำหรับความลึกบิตแต่ละบิต (6 dB สอดคล้องกับการเปลี่ยนแปลงระดับสัญญาณสองเท่า)
ประเภทการแปลง
ตามวิธีการของอัลกอริทึมที่ใช้ ADC แบ่งออกเป็น:
- การประมาณต่อเนื่อง
- การมอดูเลตเดลต้าซิกม่าแบบอนุกรม
- ขั้นตอนเดียวแบบขนาน
- ขนานสองขั้นตอนขึ้นไป (สายพานลำเลียง)
ADC ของสองประเภทแรกหมายถึงการบังคับใช้อุปกรณ์สุ่มตัวอย่างและอุปกรณ์จัดเก็บข้อมูล (UWH) อุปกรณ์นี้ทำหน้าที่เก็บค่าแอนะล็อกของสัญญาณในช่วงเวลาที่ต้องใช้ในการแปลง หากไม่มีผลการแปลงของ ADC แบบอนุกรมจะไม่ถูกต้อง มีการผลิต ADC ในตัวของการประมาณอย่างต่อเนื่องทั้งที่มี UVR และต้องใช้ UVR ภายนอก [ ] .
Linear ADCs
ADC ส่วนใหญ่ถือว่าเป็นเชิงเส้นแม้ว่าการแปลง A / D จะเป็นกระบวนการที่ไม่ใช่เชิงเส้น (เนื่องจากการดำเนินการของการทำแผนที่ต่อเนื่องไปยังพื้นที่แยกไม่ได้เป็นเชิงเส้น)
ระยะเวลา เชิงเส้น ในความสัมพันธ์กับ ADC หมายความว่าช่วงของค่าอินพุตที่แสดงบนค่าดิจิตอลเอาต์พุตมีความสัมพันธ์เชิงเส้นกับค่าเอาต์พุตนี้นั่นคือค่าเอาต์พุต k จะทำได้เมื่อค่าอินพุตอยู่ในช่วงตั้งแต่
ม(k + ข) ม(k + 1 + ข),ที่ไหน ม และ ข - ค่าคงที่บางส่วน คงที่ ขโดยทั่วไปคือ 0 หรือ -0.5 ถ้าก ข \u003d 0 เรียกว่า ADC quantizer ที่ไม่ใช่ศูนย์ (กลางขึ้น), ถ้า ข \u003d −0.5 จากนั้นจึงเรียก ADC quantizer ที่มีศูนย์อยู่ตรงกลางของขั้นตอนการหาปริมาณ (ดอกยางกลาง).
ADC ที่ไม่ใช่เชิงเส้น
พารามิเตอร์ที่สำคัญที่อธิบายถึงความไม่เป็นเชิงเส้นคือ ความไม่เชิงเส้นเชิงปริพันธ์ (INL) และ ความไม่เชิงเส้นที่แตกต่างกัน (DNL)
รูรับแสงผิดพลาด (กระวนกระวายใจ)
ให้เราแปลงสัญญาณรูปซายน์เป็นดิจิทัล x (t) \u003d บาป\u2061 2 π f 0 เสื้อ (\\ displaystyle x (t) \u003d A \\ sin 2 \\ pi f_ (0) t)... ตามหลักการแล้วตัวอย่างจะถูกนำมาใช้ในช่วงเวลาปกติ อย่างไรก็ตามในความเป็นจริงเวลาในการสุ่มตัวอย่างอาจมีความผันผวนเนื่องจากความกระวนกระวายใจที่ด้านหน้าของสัญญาณซิงค์ ( นาฬิกากระวนกระวายใจ). สมมติว่าความไม่แน่นอนของเวลาในการสุ่มตัวอย่างเป็นไปตามลำดับ Δเสื้อ (\\ displaystyle \\ Delta t)เราพบว่าความผิดพลาดที่เกิดจากปรากฏการณ์นี้สามารถประมาณได้ว่า
E a p ≤ | x ′(t) Δ t | ≤ 2 A π f 0 Δ t (\\ displaystyle E_ (ap) \\ leq | x "(t) \\ Delta t | \\ leq 2A \\ pi f_ (0) \\ Delta t).ข้อผิดพลาดค่อนข้างน้อยที่ความถี่ต่ำ แต่ที่ความถี่สูงสามารถเพิ่มขึ้นได้มาก
ผลกระทบของความผิดพลาดของรูรับแสงสามารถละเลยได้หากขนาดค่อนข้างเล็กเมื่อเทียบกับข้อผิดพลาดในการหาปริมาณ ดังนั้นคุณสามารถตั้งค่าความต้องการกระวนกระวายใจต่อไปนี้สำหรับสัญญาณซิงโครไนซ์:
Δท< 1 2 q π f 0 {\displaystyle \Delta t<{\frac {1}{2^{q}\pi f_{0}}}} ,ที่ไหน q (\\ displaystyle q) - ความลึกบิต ADC
| ความลึกบิต ADC | ความถี่อินพุตสูงสุด | ||||
|---|---|---|---|---|---|
| 44.1 กิโลเฮิร์ตซ์ | 192 กิโลเฮิร์ตซ์ | 1 เมกะเฮิรตซ์ | 10 เมกะเฮิรตซ์ | 100 เมกะเฮิร์ตซ์ | |
| 8 | 28.2 น | 6.48 นาโนวินาที | 1.24 นาโนเมตร | 124 ps | 12.4 ps |
| 10 | 7.05 นาโนเมตร | 1.62 ns | 311 ps | 31.1 ps | 3.11 ps |
| 12 | 1.76 ns | 405 ps | 77.7 ps | 7.77 ps | 777 fs |
| 14 | 441 ps | 101 ps | 19.4 ps | 1.94 ps | 194 fs |
| 16 | 110 ps | 25.3 ps | 4.86 ps | 486 fs | 48.6 fs |
| 18 | 27.5 ps | 6.32 ps | 1.21 ps | 121 fs | 12.1 fs |
| 24 | 430 fs | 98.8 fs | 19.0 fs | 1.9 fs | 190 เป็น |
จากตารางนี้เราสามารถสรุปได้ว่าขอแนะนำให้ใช้ ADC ที่มีความจุบิตโดยคำนึงถึงข้อ จำกัด ที่กำหนดโดยกระวนกระวายใจของด้านหน้าการซิงโครไนซ์ ( นาฬิกากระวนกระวายใจ). ตัวอย่างเช่นไม่มีจุดหมายที่จะใช้ ADC 24 บิตที่แม่นยำสำหรับการบันทึกเสียงหากระบบการกระจายนาฬิกาไม่สามารถให้ความไม่แน่นอนต่ำมาก
โดยทั่วไปคุณภาพของสัญญาณนาฬิกามีความสำคัญอย่างยิ่งด้วยเหตุผลนี้มากกว่า ตัวอย่างเช่นจากคำอธิบายของ microcircuit ค.ศ. 9218 (อุปกรณ์อนาล็อก):
ADC ความเร็วสูงใด ๆ มีความอ่อนไหวอย่างมากต่อคุณภาพของนาฬิกาสุ่มตัวอย่างที่ผู้ใช้ให้มา วงจรติดตามและถือเป็นเครื่องผสม สัญญาณรบกวนความผิดเพี้ยนหรือการจับเวลาใด ๆ บนนาฬิกาจะรวมกับสัญญาณที่ต้องการที่เอาต์พุตอนาล็อกเป็นดิจิตอล
นั่นคือ ADC ความเร็วสูงใด ๆ มีความอ่อนไหวอย่างมากต่อคุณภาพของความถี่สัญญาณนาฬิกาดิจิทัลที่ผู้ใช้ให้มา วงจรการสุ่มตัวอย่างและการจัดเก็บเป็นหลักมิกเซอร์ (ตัวคูณ) เสียงรบกวนความผิดเพี้ยนหรือความกระวนกระวายใจของความถี่สัญญาณนาฬิกาจะผสมกับสัญญาณที่เป็นประโยชน์และป้อนไปยังเอาต์พุตดิจิตอล
ความถี่ในการสุ่มตัวอย่าง
สัญญาณแอนะล็อกเป็นฟังก์ชันต่อเนื่องของเวลาใน ADC จะถูกแปลงเป็นลำดับของค่าดิจิทัล ดังนั้นจึงจำเป็นต้องกำหนดอัตราการสุ่มตัวอย่างของค่าดิจิทัลจากสัญญาณแอนะล็อก ความถี่ที่สร้างค่าดิจิทัลเรียกว่า ความถี่ในการสุ่มตัวอย่าง ADC.
สัญญาณที่เปลี่ยนแปลงอย่างต่อเนื่องโดยมีแถบสเปกตรัม จำกัด จะถูกแปลงเป็นดิจิทัล (นั่นคือค่าสัญญาณจะถูกวัดในช่วงเวลาหนึ่ง ที คือช่วงเวลาการสุ่มตัวอย่าง) และสัญญาณเดิมสามารถเป็นได้ เป๊ะ เรียกคืนจากค่าที่ไม่ต่อเนื่องของเวลาโดยการแก้ไข ความแม่นยำในการสร้างใหม่ถูก จำกัด โดยข้อผิดพลาดในการหาปริมาณ อย่างไรก็ตามตามทฤษฎีบท Kotelnikov-Shannon การสร้างใหม่ที่ถูกต้องจะทำได้เฉพาะในกรณีที่อัตราการสุ่มตัวอย่างสูงกว่าสองเท่าของความถี่สูงสุดในสเปกตรัมของสัญญาณ
เนื่องจาก ADC จริงไม่สามารถทำการแปลง A / D ได้ทันทีดังนั้นค่าอินพุตแบบอะนาล็อกจะต้องคงที่อย่างน้อยตั้งแต่ต้นจนจบกระบวนการแปลง (ช่วงเวลานี้เรียกว่า เวลาในการแปลง). ปัญหานี้แก้ไขได้โดยใช้วงจรพิเศษที่อินพุตของ ADC - อุปกรณ์เก็บตัวอย่าง (UVC) ตามกฎแล้ว UVC จะเก็บแรงดันไฟฟ้าอินพุตบนตัวเก็บประจุซึ่งเชื่อมต่อกับอินพุตผ่านสวิตช์อะนาล็อก: เมื่อสวิตช์ปิดอยู่สัญญาณอินพุตจะถูกสุ่มตัวอย่าง (ตัวเก็บประจุจะถูกชาร์จให้กับแรงดันไฟฟ้าอินพุต) เมื่อมัน ถูกเปิดมันถูกเก็บไว้ ADC จำนวนมากที่ทำในรูปแบบของวงจรรวมมี UVC ในตัว
นามแฝงสเปกตรัม (นามแฝง)
ADC ทั้งหมดทำงานโดยการสุ่มตัวอย่างค่าอินพุตในช่วงเวลาที่กำหนด ดังนั้นค่าเอาต์พุตจึงเป็นภาพที่ไม่สมบูรณ์ของสิ่งที่กำลังป้อนข้อมูล การดูค่าเอาต์พุตไม่มีวิธีใดที่จะบอกได้ว่าอินพุตทำงานอย่างไร ระหว่าง ตัวอย่าง หากทราบว่าสัญญาณอินพุตเปลี่ยนแปลงช้าพอเมื่อเทียบกับอัตราการสุ่มตัวอย่างก็สามารถสันนิษฐานได้ว่าค่ากลางระหว่างตัวอย่างอยู่ระหว่างค่าของตัวอย่างเหล่านี้ หากสัญญาณอินพุตมีการเปลี่ยนแปลงอย่างรวดเร็วจะไม่สามารถตั้งสมมติฐานเกี่ยวกับค่ากลางของสัญญาณอินพุตได้ดังนั้นจึงเป็นไปไม่ได้ที่จะคืนค่ารูปร่างของสัญญาณดั้งเดิมอย่างไม่น่าสงสัย
หากลำดับของค่าดิจิทัลที่สร้างโดย ADC ถูกแปลงกลับเป็นรูปแบบอะนาล็อกโดยตัวแปลงดิจิทัลเป็นอนาล็อกที่อื่นขอแนะนำให้สัญญาณแอนะล็อกที่ได้รับมีความแม่นยำมากที่สุดเท่าที่จะเป็นไปได้ของสัญญาณดั้งเดิม หากสัญญาณอินพุตเปลี่ยนแปลงเร็วกว่าที่นำมาตัวอย่างการกู้คืนสัญญาณที่ถูกต้องจะเป็นไปไม่ได้และสัญญาณเท็จจะปรากฏที่เอาต์พุต DAC มีการเรียกส่วนประกอบความถี่ที่ผิดพลาดของสัญญาณ (ไม่มีอยู่ในสเปกตรัมของสัญญาณดั้งเดิม) นามแฝง (ความถี่เท็จส่วนประกอบความถี่ต่ำปลอม) อัตราปลอมขึ้นอยู่กับความแตกต่างระหว่างอัตราสัญญาณและอัตราตัวอย่าง ตัวอย่างเช่นคลื่นไซน์ 2 kHz ที่สุ่มตัวอย่างที่ 1.5 kHz จะถูกสร้างใหม่เป็นคลื่นไซน์ 500 Hz ปัญหานี้ถูกตั้งชื่อ การซ้อนทับความถี่ (นามแฝง).
เพื่อป้องกันการเปลี่ยนนามแฝงสัญญาณอินพุตไปยัง ADC ต้องถูกกรองความถี่ต่ำเพื่อยับยั้งส่วนประกอบสเปกตรัมที่มีอัตราการสุ่มตัวอย่างมากกว่าครึ่งหนึ่ง ตัวกรองนี้เรียกว่า การลบรอยหยัก (anti-aliasing) ตัวกรองแอปพลิเคชันมีความสำคัญอย่างยิ่งเมื่อสร้าง ADC จริง
โดยทั่วไปการใช้ตัวกรองอินพุตแบบอะนาล็อกนั้นน่าสนใจไม่เพียง แต่ด้วยเหตุนี้ ดูเหมือนว่าฟิลเตอร์ดิจิทัลซึ่งมักใช้หลังจากการแปลงเป็นดิจิทัลมีพารามิเตอร์ที่ดีกว่าอย่างหาที่เปรียบไม่ได้ แต่ถ้าสัญญาณมีส่วนประกอบที่ทรงพลังกว่าสัญญาณที่มีประโยชน์มากและอยู่ห่างจากความถี่มากพอที่จะถูกฟิลเตอร์อะนาล็อกระงับได้อย่างมีประสิทธิภาพโซลูชันดังกล่าวจะช่วยให้คุณรักษาช่วงไดนามิกของ ADC ไว้ได้: ถ้า สัญญาณรบกวนนั้นแรงกว่าสัญญาณ 10 dB มันจะสูญเปล่าโดยเฉลี่ยความจุสามบิต
แม้ว่าการใช้นามแฝงจะเป็นผลที่ไม่พึงปรารถนาในกรณีส่วนใหญ่ แต่ก็สามารถใช้เพื่อประโยชน์ได้ ตัวอย่างเช่นเนื่องจากเอฟเฟกต์นี้คุณสามารถทำได้โดยไม่ต้องแปลงความถี่ลงเมื่อแปลงสัญญาณความถี่สูงในย่านความถี่สูงแบบดิจิทัล (ดูเครื่องผสม) อย่างไรก็ตามสำหรับสิ่งนี้ขั้นตอนอินพุตแบบอะนาล็อกของ ADC จะต้องมีพารามิเตอร์ที่สูงกว่าที่กำหนดไว้สำหรับการใช้ ADC มาตรฐานที่ฮาร์มอนิกพื้นฐาน (วิดีโอหรือต่ำกว่า) นอกจากนี้ยังต้องการการกรองความถี่นอกย่านความถี่ที่มีประสิทธิภาพก่อน ADC เนื่องจากหลังจากการแปลงเป็นดิจิทัลแล้วจะไม่มีวิธีใดในการระบุและ / หรือกรองความถี่ส่วนใหญ่ออกไป
การสุ่มสัญญาณหลอก
คุณลักษณะบางอย่างของ ADC สามารถปรับปรุงได้โดยใช้เทคนิคสองข้อ ประกอบด้วยการเพิ่มสัญญาณรบกวนแบบสุ่ม (เสียงสีขาว) ของแอมพลิจูดขนาดเล็กให้กับสัญญาณอนาล็อกอินพุต ตามกฎแล้วความกว้างของเสียงจะถูกเลือกที่ระดับครึ่งหนึ่งของ LSB ผลกระทบของการเพิ่มนี้คือสถานะ LSM สุ่มเปลี่ยนระหว่างสถานะ 0 และ 1 ที่สัญญาณอินพุตขนาดเล็กมาก (โดยไม่ต้องเพิ่มสัญญาณรบกวน LSM จะอยู่ในสถานะ 0 หรือ 1 เป็นเวลานาน) สำหรับสัญญาณที่มีสัญญาณรบกวนแบบผสมแทนที่จะปัดเศษสัญญาณเป็นตัวเลขที่ใกล้ที่สุดการปัดเศษขึ้นหรือลงแบบสุ่มจะเกิดขึ้นและเวลาเฉลี่ยระหว่างที่สัญญาณถูกปัดเศษเป็นระดับหนึ่งหรืออีกระดับหนึ่งขึ้นอยู่กับว่าสัญญาณอยู่ใกล้ระดับนั้นมากเพียงใด . ดังนั้นสัญญาณดิจิทัลจึงมีข้อมูลเกี่ยวกับแอมพลิจูดของสัญญาณที่มีความละเอียดดีกว่า LSM นั่นคือความจุบิต ADC ที่มีประสิทธิภาพจะเพิ่มขึ้น ด้านลบของเทคนิคคือการเพิ่มขึ้นของสัญญาณรบกวนในสัญญาณเอาต์พุต ในความเป็นจริงข้อผิดพลาดในการหาปริมาณจะปรากฏบนตัวอย่างใกล้เคียงหลายตัวอย่าง แนวทางนี้เป็นที่ต้องการมากกว่าการปัดเศษธรรมดาไปยังระดับที่ไม่ต่อเนื่องที่ใกล้ที่สุด อันเป็นผลมาจากการใช้เทคนิคการผสมสัญญาณแบบสุ่มหลอกเราจึงมีการสร้างสัญญาณที่แม่นยำยิ่งขึ้นในเวลา การเปลี่ยนแปลงเล็กน้อยในสัญญาณสามารถกู้คืนได้จากการกระโดด LSM แบบสุ่มหลอกโดยการกรอง นอกจากนี้หากสัญญาณรบกวนถูกกำหนด (ทราบความกว้างของสัญญาณรบกวนที่เพิ่มได้ทุกเมื่อ) ก็สามารถลบออกจากสัญญาณดิจิทัลได้โดยก่อนหน้านี้มีการเพิ่มความลึกของบิตซึ่งจะช่วยกำจัดสัญญาณรบกวนที่เพิ่มเข้ามาได้เกือบทั้งหมด
สัญญาณเสียงที่มีแอมพลิจูดขนาดเล็กมากซึ่งอยู่ในรูปแบบดิจิทัลโดยไม่มีสัญญาณสุ่มหลอกจะถูกรับรู้ด้วยหูว่าผิดเพี้ยนและไม่เป็นที่พอใจ ด้วยการสุ่มสัญญาณหลอกระดับสัญญาณที่แท้จริงจะแสดงด้วยค่าเฉลี่ยของตัวอย่างที่ต่อเนื่องกันหลายตัวอย่าง
ประเภท ADC
ต่อไปนี้เป็นวิธีหลักในการสร้าง ADC อิเล็กทรอนิกส์:
- ADC แบบขนานสำหรับการแปลงโดยตรงADC แบบขนานเต็มมีตัวเปรียบเทียบหนึ่งตัวสำหรับแต่ละระดับอินพุตแบบไม่ต่อเนื่อง เมื่อใดก็ได้เฉพาะเครื่องเปรียบเทียบที่ตรงกับระดับที่ต่ำกว่าระดับสัญญาณอินพุตจะส่งสัญญาณส่วนเกินออกที่เอาต์พุต สัญญาณจากตัวเปรียบเทียบทั้งหมดจะไปที่รีจิสเตอร์แบบขนานโดยตรงจากนั้นโค้ดจะถูกประมวลผลในซอฟต์แวร์หรือไปยังตัวเข้ารหัสแบบลอจิคัลของฮาร์ดแวร์ที่สร้างโค้ดดิจิทัลที่ต้องการในฮาร์ดแวร์ขึ้นอยู่กับโค้ดที่อินพุตตัวเข้ารหัส ข้อมูลจากตัวเข้ารหัสจะถูกบันทึกในรีจิสเตอร์แบบขนาน อัตราการสุ่มตัวอย่างของ ADC แบบขนานโดยทั่วไปขึ้นอยู่กับลักษณะฮาร์ดแวร์ของประตูอะนาล็อกและลอจิกรวมถึงอัตราการสุ่มตัวอย่างที่ต้องการ ADC การแปลงโดยตรงแบบขนานนั้นเร็วที่สุด แต่โดยปกติแล้วจะมีความละเอียดไม่เกิน 8 บิตเนื่องจากมีต้นทุนฮาร์ดแวร์ที่สูง ( 2 n - 1 \u003d 2 8 - 1 \u003d 255 (\\ displaystyle 2 ^ (n) -1 \u003d 2 ^ (8) -1 \u003d 255) เครื่องเปรียบเทียบ) ADC ประเภทนี้มีขนาดชิปที่ใหญ่มากความจุอินพุตสูงและสามารถสร้างข้อผิดพลาดเอาต์พุตระยะสั้นได้ มักใช้สำหรับวิดีโอหรือสัญญาณความถี่สูงอื่น ๆ และใช้กันอย่างแพร่หลายในอุตสาหกรรมเพื่อตรวจสอบกระบวนการที่เปลี่ยนแปลงอย่างรวดเร็วแบบเรียลไทม์
- ขนานกับ Serial Direct Conversion ADCADC ตามลำดับบางส่วนในขณะที่รักษาความเร็วสูงสามารถลดจำนวนตัวเปรียบเทียบได้อย่างมาก (สูงสุด k ⋅ (2 n / k - 1) (\\ displaystyle k \\ cdot (2 ^ (n / k) -1))โดยที่ n คือจำนวนบิตของรหัสเอาต์พุตและ k คือจำนวนของ ADC แบบขนานของการแปลงโดยตรง) ที่จำเป็นในการแปลงสัญญาณแอนะล็อกเป็นดิจิตอล (ด้วย 8 บิตและ 2 ADCs จำเป็นต้องมีตัวเปรียบเทียบ 30 ตัว) ใช้สเต็ปวงย่อยสองขั้นหรือมากกว่า (k) พวกเขามี k แบบขนาน ADCs ของการแปลงโดยตรง ADC ที่สองสาม ฯลฯ ทำหน้าที่ลดข้อผิดพลาดเชิงปริมาณของ ADC ตัวแรกโดยการแปลงข้อผิดพลาดนี้เป็นดิจิทัล ขั้นตอนแรกคือการแปลงแบบหยาบ (ความละเอียดต่ำ) ถัดไปความแตกต่างระหว่างสัญญาณอินพุตและสัญญาณอะนาล็อกที่สอดคล้องกับผลลัพธ์ของการแปลงหยาบจะถูกกำหนด (จาก DAC เสริมซึ่งป้อนรหัสหยาบ) ในขั้นตอนที่สองความแตกต่างที่พบจะถูกแปลงและรหัสผลลัพธ์จะถูกรวมเข้ากับรหัสหยาบเพื่อให้ได้ค่าดิจิทัลที่เป็นประโยชน์โดยสมบูรณ์ ADC ประเภทนี้ช้ากว่า ADC ที่แปลงโดยตรงแบบขนานมีความละเอียดสูงและขนาดบรรจุภัณฑ์เล็ก ในการเพิ่มความเร็วของการส่งออกข้อมูลดิจิทัล ADCs แบบขนานกับอนุกรมของการแปลงโดยตรงใช้การทำงานแบบไพพ์ไลน์ของ ADC แบบขนาน
- การดำเนินการท่อ ADCถูกใช้ใน ADC ที่แปลงโดยตรงแบบขนานกับอนุกรมตรงกันข้ามกับการทำงานปกติของ ADC การแปลงโดยตรงแบบขนานกับอนุกรมซึ่งข้อมูลจะถูกส่งหลังจากการแปลงเสร็จสมบูรณ์ในการดำเนินการไปป์ไลน์ข้อมูลการแปลงบางส่วนจะถูกส่งเป็น ทันทีที่พร้อมจนกระทั่งการแปลงเสร็จสมบูรณ์
- ADC ของ Serial Direct Conversion, ADC แบบอนุกรมเต็ม (k \u003d n), ช้ากว่า ADC ที่แปลงโดยตรงแบบขนานกับอนุกรมและ ADCs การแปลงโดยตรงแบบขนานกับอนุกรมช้ากว่าเล็กน้อย แต่มากกว่า (มากถึง n ⋅ (2 n / n - 1) \u003d n ⋅ (2 1 - 1) \u003d n (\\ displaystyle n \\ cdot (2 ^ (n / n) -1) \u003d n \\ cdot (2 ^ (1) -1 ) \u003d n)โดยที่ n คือจำนวนบิตของรหัสเอาต์พุตและ k คือจำนวน ADC แบบขนานของการแปลงโดยตรง) ลดจำนวนตัวเปรียบเทียบ (มี 8 บิตต้องใช้ตัวเปรียบเทียบ 8 ตัว) Ternary ADCs ประเภทนี้เร็วกว่า ADC แบบไบนารีประเภทเดียวกันประมาณ 1.5 เท่าโดยสอดคล้องกับจำนวนระดับและต้นทุนฮาร์ดแวร์
- หรือ ADC พร้อมบิตบาลานซ์ ประกอบด้วยตัวเปรียบเทียบ DAC เสริมและรีจิสเตอร์การประมาณต่อเนื่อง ADC แปลงสัญญาณอนาล็อกเป็นดิจิตอลในขั้นตอน N โดยที่ N คือความจุ ADC ในแต่ละขั้นตอนจะมีการกำหนดค่าดิจิทัลที่ต้องการหนึ่งบิตโดยเริ่มจาก NWR และลงท้ายด้วย LSM ลำดับของการดำเนินการสำหรับการกำหนดบิตถัดไปมีดังนี้ DAC เสริมถูกตั้งค่าเป็นค่าอะนาล็อกที่สร้างขึ้นจากบิตที่กำหนดไว้แล้วในขั้นตอนก่อนหน้า บิตที่จะกำหนดในขั้นตอนนี้ถูกตั้งค่าเป็น 1 บิตที่มีนัยสำคัญน้อยที่สุดถูกกำหนดเป็น 0 ค่าที่ได้จาก DAC เสริมจะถูกเปรียบเทียบกับค่าอนาล็อกอินพุต หากค่าของสัญญาณอินพุตมากกว่าค่าบน DAC เสริมบิตที่กำหนดจะถูกตั้งค่าเป็น 1 มิฉะนั้นจะเป็น 0 ดังนั้นการกำหนดค่าดิจิทัลขั้นสุดท้ายจึงเหมือนกับการค้นหาแบบไบนารี ADC ประเภทนี้มีทั้งความเร็วสูงและความละเอียดที่ดี อย่างไรก็ตามในกรณีที่ไม่มีอุปกรณ์เก็บข้อมูลตัวอย่างข้อผิดพลาดจะใหญ่ขึ้นมาก (ลองนึกภาพว่าหลังจากแปลงบิตที่ใหญ่ที่สุดแล้วสัญญาณจะเริ่มเปลี่ยนไป)
- (ADC ที่เข้ารหัสแบบเดลต้าภาษาอังกฤษ) มีตัวนับการย้อนกลับซึ่งเป็นรหัสที่ส่งไปยัง DAC เสริม สัญญาณอินพุตและสัญญาณจาก DAC เสริมถูกเปรียบเทียบกับตัวเปรียบเทียบ เนื่องจากข้อเสนอแนะเชิงลบจากตัวเปรียบเทียบกับตัวนับรหัสบนตัวนับจึงมีการเปลี่ยนแปลงตลอดเวลาเพื่อให้สัญญาณจาก DAC เสริมแตกต่างจากสัญญาณอินพุตให้น้อยที่สุด หลังจากเวลาผ่านไปความแตกต่างระหว่างสัญญาณจะน้อยกว่า LSM ในขณะที่รหัสตัวนับจะอ่านเป็นสัญญาณเอาต์พุตดิจิตอลของ ADC ADC ประเภทนี้มีช่วงอินพุตที่ใหญ่มากและมีความละเอียดสูง แต่เวลาในการแปลงขึ้นอยู่กับสัญญาณอินพุตแม้ว่าจะมีข้อ จำกัด จากด้านบนก็ตาม ในกรณีที่เลวร้ายที่สุดเวลาในการแปลงคือ T สูงสุด \u003d (2 q) / f sที่ไหน q - ความลึกบิต ADC f กับ - ความถี่ของเครื่องกำเนิดนาฬิกาเคาน์เตอร์ ADC ที่เข้ารหัสแบบดิฟเฟอเรนเชียลมักเป็นตัวเลือกที่ดีสำหรับการแปลงสัญญาณในโลกแห่งความเป็นจริงเนื่องจากสัญญาณส่วนใหญ่ในระบบทางกายภาพไม่มีแนวโน้มที่จะข้ามการเปลี่ยนแปลง ADC บางตัวใช้วิธีการรวมกัน: การเข้ารหัสที่แตกต่างกันและการประมาณต่อเนื่อง สิ่งนี้ใช้ได้ดีโดยเฉพาะในกรณีที่ทราบว่าส่วนประกอบความถี่สูงในสัญญาณมีขนาดค่อนข้างเล็ก
- เปรียบเทียบ ADC กับสัญญาณฟันเลื่อย (ADC บางชนิดเรียกว่า การรวม ADCพวกเขายังรวมถึง ADC ของการนับตามลำดับ) ประกอบด้วยเครื่องกำเนิดแรงดันไฟฟ้าแบบฟันเลื่อย (ใน ADC ของการนับตามลำดับเครื่องกำเนิดแรงดันไฟฟ้าขั้นตอนประกอบด้วยตัวนับและ DAC) ตัวเปรียบเทียบและตัวนับเวลา รูปคลื่นของฟันเลื่อยเพิ่มขึ้นเป็นเส้นตรงจากต่ำไปสูงจากนั้นก็ตกลงไปที่ต่ำอย่างรวดเร็ว เมื่อเริ่มขึ้นตัวนับเวลาจะเริ่มขึ้น เมื่อสัญญาณฟันเลื่อยถึงระดับอินพุตตัวเปรียบเทียบจะถูกทริกเกอร์และหยุดตัวนับ ค่าจะถูกอ่านจากตัวนับและป้อนไปยังเอาต์พุต ADC ADC ประเภทนี้เป็นโครงสร้างที่ง่ายที่สุดและมีจำนวนองค์ประกอบขั้นต่ำ ในขณะเดียวกัน ADC ที่ง่ายที่สุดประเภทนี้มีความแม่นยำค่อนข้างต่ำและมีความไวต่ออุณหภูมิและพารามิเตอร์ภายนอกอื่น ๆ เพื่อเพิ่มความแม่นยำเครื่องกำเนิดสัญญาณฟันเลื่อยสามารถสร้างขึ้นบนพื้นฐานของตัวนับและ DAC เสริม แต่โครงสร้างนี้ไม่มีข้อดีอื่น ๆ ADC ประมาณต่อเนื่อง และ การเข้ารหัส ADC ที่แตกต่างกัน.
- ADC พร้อมการปรับสมดุลค่าใช้จ่าย (ซึ่งรวมถึง ADC ที่มีการรวมแบบสองขั้นตอน ADC ที่มีการรวมหลายขั้นตอนและอื่น ๆ บางส่วน) ประกอบด้วยตัวเปรียบเทียบตัวรวมปัจจุบันตัวสร้างนาฬิกาและตัวนับพัลส์ การเปลี่ยนแปลงเกิดขึ้นในสองขั้นตอน ( การรวมสองขั้นตอน). ในขั้นตอนแรกค่าแรงดันไฟฟ้าขาเข้าจะถูกแปลงเป็นกระแส (ตามสัดส่วนกับแรงดันไฟฟ้าขาเข้า) ซึ่งป้อนให้กับตัวรวมกระแสซึ่งประจุซึ่งเริ่มต้นเป็นศูนย์ ขั้นตอนนี้กินเวลาสักพัก TNที่ไหน ที - ช่วงเวลากำเนิดนาฬิกา น - ค่าคงที่ (จำนวนเต็มขนาดใหญ่กำหนดเวลาสะสมประจุ) หลังจากเวลานี้อินพุตอินทิเกรเตอร์จะถูกตัดการเชื่อมต่อจากอินพุต ADC และเชื่อมต่อกับเครื่องกำเนิดไฟฟ้ากระแสคงที่ ขั้วของเครื่องกำเนิดไฟฟ้าจะช่วยลดประจุที่เก็บไว้ในอินทิเกรเตอร์ กระบวนการคายประจุจะดำเนินต่อไปจนกว่าประจุในตัวรวมจะลดลงเป็นศูนย์ เวลาในการคายประจุจะวัดโดยการนับพัลส์นาฬิกาจากช่วงเวลาที่การคายประจุเริ่มต้นจนถึงการชาร์จเป็นศูนย์บนตัวรวม จำนวนพัลส์นาฬิกาที่นับได้จะเป็นรหัสเอาต์พุตของ ADC จะแสดงได้ว่าจำนวนพัลส์ nคำนวณในช่วงเวลาจำหน่ายคือ: n=ยู ใน น(RI 0) −1 โดยที่ ยู เข้า - แรงดันไฟฟ้าอินพุตของ ADC, น - จำนวนพัลส์ของขั้นตอนการสะสม (กำหนดไว้ด้านบน) ร - ความต้านทานของตัวต้านทานที่แปลงแรงดันไฟฟ้าเข้าเป็นกระแส ฉัน 0 - ค่าของกระแสจากเครื่องกำเนิดกระแสไฟฟ้าที่เสถียรซึ่งจะปล่อยตัวรวมในขั้นตอนที่สอง ดังนั้นพารามิเตอร์ที่อาจไม่เสถียรของระบบ (ประการแรกความจุของตัวเก็บประจุของตัวรวม) จะไม่รวมอยู่ในนิพจน์สุดท้าย นี่เป็นผลที่ตามมา สองขั้นตอน กระบวนการ: ข้อผิดพลาดที่เกิดขึ้นในขั้นตอนแรกและขั้นที่สองจะถูกลบออกพร้อมกัน แม้แต่ความเสถียรในระยะยาวของเครื่องกำเนิดสัญญาณนาฬิกาและแรงดันไบแอสตัวเปรียบเทียบก็ไม่ได้กำหนดพารามิเตอร์เหล่านี้ควรมีเสถียรภาพในช่วงเวลาสั้น ๆ เท่านั้นนั่นคือในระหว่างการแปลงแต่ละครั้ง (ไม่เกิน 2TN). ในความเป็นจริงหลักการของการรวมสองขั้นตอนช่วยให้คุณสามารถแปลงอัตราส่วนของปริมาณอะนาล็อกสองปริมาณโดยตรง (กระแสอินพุตและกระแสอ้างอิง) เป็นอัตราส่วนของรหัสตัวเลข ( n และ น ในเงื่อนไขที่กำหนดไว้ข้างต้น) โดยมีข้อผิดพลาดเพิ่มเติมเล็กน้อยหรือไม่มีเลย ADC ทั่วไปของประเภทนี้มีตั้งแต่ 10 ถึง 18 [ ] เลขฐานสอง ข้อดีเพิ่มเติมคือความสามารถในการสร้างตัวแปลงที่ไม่ไวต่อการรบกวนเป็นระยะ (เช่นสัญญาณรบกวนจากแหล่งจ่ายไฟหลัก) เนื่องจากการรวมสัญญาณอินพุตที่ถูกต้องในช่วงเวลาที่กำหนด ข้อเสียของ ADC ประเภทนี้คือความเร็วในการแปลงต่ำ ADC ที่สมดุลจะใช้ในเครื่องมือวัดที่มีความแม่นยำสูง
- ADC พร้อมการแปลงระดับกลางเป็นอัตราการทำซ้ำแบบพัลส์... สัญญาณจากเซ็นเซอร์จะผ่านตัวแปลงระดับจากนั้นผ่านตัวแปลงแรงดันไฟฟ้าเป็นความถี่ ดังนั้นสัญญาณจะถูกป้อนไปยังอินพุตโดยตรงไปยังวงจรลอจิกซึ่งมีลักษณะเฉพาะความถี่พัลส์ ตัวนับลอจิคัลยอมรับพัลส์เหล่านี้เป็นอินพุตในช่วงเวลาการสุ่มตัวอย่างดังนั้นการรวมรหัสจะสิ้นสุดลงโดยมีตัวเลขเท่ากับจำนวนพัลส์ที่มาถึงคอนเวอร์เตอร์ในช่วงเวลาสุ่มตัวอย่าง ADC ดังกล่าวค่อนข้างช้าและไม่ค่อยแม่นยำ แต่ถึงกระนั้นก็ใช้งานได้ง่ายมากจึงมีต้นทุนต่ำ
- ซิกม่าเดลต้า ADC (เรียกอีกอย่างว่า delta-sigma ADC) ทำการแปลงอนาล็อกเป็นดิจิตอลโดยมีอัตราการสุ่มตัวอย่างสูงกว่าที่ต้องการหลายเท่าและการกรองจะทำให้เหลือเฉพาะแถบสเปกตรัมที่ต้องการในสัญญาณ
ADC ที่ไม่ใช่อิเล็กทรอนิกส์มักสร้างขึ้นจากหลักการเดียวกัน
ADC แบบออปติคอล
มีวิธีการทางแสง [ ] การแปลงสัญญาณไฟฟ้าเป็นรหัส พวกมันขึ้นอยู่กับความสามารถของสารบางชนิดในการเปลี่ยนดัชนีหักเหภายใต้อิทธิพลของสนามไฟฟ้า ในกรณีนี้ลำแสงที่ผ่านสารจะเปลี่ยนความเร็วหรือมุมของการโก่งที่ขอบเขตของสารนี้ตามการเปลี่ยนแปลงของดัชนีการหักเหของแสง มีหลายวิธีในการลงทะเบียนการเปลี่ยนแปลงเหล่านี้ ตัวอย่างเช่นบรรทัดของเครื่องตรวจจับแสงจะบันทึกการโก่งตัวของลำแสงโดยแปลงเป็นรหัสที่ไม่ต่อเนื่อง รูปแบบการรบกวนต่างๆด้วยการมีส่วนร่วมของลำแสงล่าช้าทำให้สามารถประเมินการเปลี่ยนแปลงของสัญญาณหรือสร้างตัวเปรียบเทียบปริมาณไฟฟ้าได้
ปัจจัยหนึ่งที่เพิ่มต้นทุนของ IC คือจำนวนพินเนื่องจากมันบังคับให้บรรจุภัณฑ์มีขนาดใหญ่ขึ้นและแต่ละพินจะต้องเชื่อมต่อกับดาย เพื่อลดจำนวนพินโดยทั่วไปแล้ว ADCs ที่ทำงานในอัตราตัวอย่างต่ำจะมีอินเทอร์เฟซแบบอนุกรม Serial ADC มักใช้เพื่อเพิ่มความหนาแน่นของสายไฟและสร้างบอร์ดขนาดเล็ก
บ่อยครั้งที่ไมโครวงจร ADC มีอินพุตอะนาล็อกหลายตัวเชื่อมต่ออยู่ภายในไมโครเซอร์กิตกับ ADC ตัวเดียวผ่านมัลติเพล็กเซอร์แบบอะนาล็อก ADC รุ่นต่างๆอาจรวมถึงอุปกรณ์เก็บตัวอย่างแอมพลิฟายเออร์เครื่องมือวัดหรืออินพุตดิฟเฟอเรนเชียลแรงดันสูงและวงจรอื่นที่คล้ายคลึงกัน
การใช้ ADC ในการบันทึกเสียง
ADC ถูกสร้างขึ้นในอุปกรณ์บันทึกเสียงที่ทันสมัยที่สุดเนื่องจากโดยปกติแล้วการประมวลผลเสียงจะทำบนคอมพิวเตอร์ แม้ว่าจะใช้การบันทึกแบบอะนาล็อก ADC จะต้องแปลสัญญาณเป็นสตรีม PCM ซึ่งจะถูกบันทึกไว้ในผู้ให้บริการข้อมูล
ADC สมัยใหม่ที่ใช้ในการบันทึกเสียงสามารถทำงานที่อัตราการสุ่มตัวอย่างสูงถึง 192 kHz หลายคนที่ทำงานในสาขานี้เชื่อว่าตัวบ่งชี้นี้ซ้ำซ้อนและใช้เพื่อเหตุผลทางการตลาดล้วนๆ (เป็นหลักฐานจากทฤษฎีบท Kotelnikov - Shannon) กล่าวได้ว่าสัญญาณอะนาล็อกเสียงไม่มีข้อมูลมากเท่าที่สามารถจัดเก็บไว้ในสัญญาณดิจิทัลด้วยอัตราการสุ่มตัวอย่างที่สูงเช่นนี้และบ่อยครั้งสำหรับอุปกรณ์เสียง Hi-Fi จะมีอัตราการสุ่มตัวอย่าง 44.1 kHz (มาตรฐานสำหรับซีดี) หรือ ใช้ 48 kHz (โดยทั่วไปสำหรับการนำเสนอด้วยเสียงในคอมพิวเตอร์) อย่างไรก็ตามแบนด์วิดท์ที่กว้างช่วยลดความยุ่งยากและลดค่าใช้จ่ายในการใช้ตัวกรองการลบรอยหยักทำให้สามารถสร้างลิงก์ได้น้อยลงหรือมีความชันต่ำกว่าในแถบหยุดซึ่งมีผลดีต่อการตอบสนองเฟสของตัวกรองในพาสแบนด์ .
นอกจากนี้แบนด์วิดท์ที่มากเกินไปของ ADC ยังช่วยให้คุณสามารถลดความผิดเพี้ยนของแอมพลิจูดที่เกิดจากการมีวงจรสุ่มตัวอย่างและการจัดเก็บข้อมูลได้ การบิดเบือนดังกล่าว (ความไม่เป็นเชิงเส้นของการตอบสนองความถี่) มีรูปแบบ บาป (x) / x [ ] และอ้างถึงแบนด์วิดท์ทั้งหมดดังนั้นยิ่งใช้แบนด์วิดท์ (ในความถี่) น้อยลง (ถูกครอบครองโดยสัญญาณที่มีประโยชน์) ความผิดเพี้ยนก็จะน้อยลง
ตัวแปลง A / D สำหรับการบันทึกเสียงมีช่วงราคากว้างตั้งแต่ 5,000 ถึง 10,000 เหรียญขึ้นไปสำหรับ ADC แบบสองช่องทาง
ADC เสียงที่ใช้ในคอมพิวเตอร์มีทั้งภายในและภายนอก นอกจากนี้ยังมีชุดซอฟต์แวร์ฟรี PulseAudio สำหรับ Linux ที่ให้คุณใช้คอมพิวเตอร์เสริมเป็น DAC / ADC ภายนอกสำหรับคอมพิวเตอร์หลักพร้อมรับประกันเวลาแฝง
.ตัวแปลงอนาล็อกเป็นดิจิตอล (ADC) เป็นอุปกรณ์ที่ใช้กระบวนการแปลงปริมาณทางกายภาพที่ป้อนเข้าเป็นการแสดงตัวเลข ปริมาณอินพุตอาจเป็นกระแสไฟฟ้าแรงดันความต้านทานความจุ
ADC มีความเกี่ยวข้องอย่างใกล้ชิดกับแนวคิดของการวัดซึ่งหมายถึงกระบวนการเปรียบเทียบกับมาตรฐานของค่าอินพุตที่วัดได้ นั่นคือการแปลงอนาล็อกเป็นดิจิตอลถือเป็นการวัดมูลค่าของสัญญาณอินพุตดังนั้นจึงสามารถนำแนวคิดของข้อผิดพลาดในการวัดไปใช้ได้
ADC มีคุณสมบัติหลายประการซึ่งหลัก ๆ คือความจุและความถี่ในการแปลง ความลึกของบิตแสดงเป็นบิตและอัตราการแปลงเป็นหน่วยนับต่อวินาที ยิ่งความลึกและความเร็วของบิตสูงเท่าใดก็ยิ่งยากที่จะได้รับคุณสมบัติที่จำเป็นและตัวแปลงที่ซับซ้อนและมีราคาแพงมากขึ้น
หลักการ ADC องค์ประกอบและแผนภาพบล็อกส่วนใหญ่ขึ้นอยู่กับวิธีการแปลง
การจัดหมวดหมู่
ปัจจุบันรู้จักวิธีการแปลงแรงดันไฟฟ้าเป็นรหัสจำนวนมาก วิธีการเหล่านี้แตกต่างกันอย่างมากในด้านความแม่นยำความเร็วในการแปลงและความซับซ้อนของฮาร์ดแวร์ ในรูป 2 แสดงการจำแนกประเภทของ ADC โดยวิธีการแปลง
ในบรรดาตัวแปลงอนาล็อกเป็นดิจิตอลที่ได้รับความนิยมมากที่สุด ได้แก่ :
1. ADC ของการแปลงแบบขนาน มีความลึกบิตต่ำและความเร็วสูง หลักการทำงานอยู่ที่การรับสัญญาณอินพุตที่อินพุต "บวก" ของตัวเปรียบเทียบและแรงดันไฟฟ้าจำนวนหนึ่งจะถูกป้อนให้กับ "ลบ" ตัวเปรียบเทียบทำงานแบบขนานเวลาหน่วงของวงจรคือผลรวมของเวลาหน่วงในตัวเปรียบเทียบหนึ่งตัวและเวลาหน่วงในตัวเข้ารหัส ด้วยเหตุนี้ตัวเข้ารหัสและตัวเปรียบเทียบสามารถทำได้อย่างรวดเร็วและวงจรจะได้รับประสิทธิภาพสูง
2. ADC ของการประมาณอย่างต่อเนื่อง วัดขนาดของสัญญาณอินพุตโดยสร้างชุด "น้ำหนัก" หรือการเปรียบเทียบระหว่างแรงดันไฟฟ้าขาเข้าและค่าต่างๆ มีความเร็วในการแปลงสูงและถูก จำกัด โดยความแม่นยำของ DAC ภายใน
3. ADC พร้อมการปรับสมดุลค่าใช้จ่าย หลักการของการทำงานคือการเปรียบเทียบแรงดันไฟฟ้าขาเข้ากับค่าแรงดันไฟฟ้าที่สะสมโดยตัวรวม พัลส์จะถูกป้อนเข้ากับอินพุทของอินทิเกรเตอร์ของขั้วลบหรือขั้วบวกโดยพิจารณาจากผลการเปรียบเทียบ เป็นผลให้แรงดันขาออก "ตาม" แรงดันไฟฟ้าขาเข้า มีความแม่นยำสูงและมีเสียงรบกวนในตัวเองต่ำ
การแปลงอนาล็อกเป็นดิจิตอลใช้ทุกที่ที่ต้องการเพื่อรับสัญญาณแอนะล็อกและประมวลผลแบบดิจิทัล
- ADC เป็นส่วนหนึ่งของดิจิตอลโวลต์มิเตอร์และมัลติมิเตอร์
- ADC วิดีโอพิเศษใช้ในเครื่องรับสัญญาณโทรทัศน์ของคอมพิวเตอร์การ์ดอินพุตวิดีโอกล้องวิดีโอเพื่อแปลงสัญญาณวิดีโอเป็นดิจิทัล อินพุตเสียงไมโครโฟนและสายของคอมพิวเตอร์เชื่อมต่อกับ audio-ADC
- ADC เป็นส่วนหนึ่งของระบบเก็บข้อมูล
- ADC ประมาณ 8-12 บิตต่อเนื่องและ 16-24 บิต sigma-delta ADC ถูกสร้างขึ้นในไมโครคอนโทรลเลอร์ชิปตัวเดียว
- ต้องใช้ ADC ที่รวดเร็วมากในออสซิลโลสโคปแบบดิจิตอล (ใช้ ADC แบบขนานและแบบไพพ์)
- เครื่องชั่งสมัยใหม่ใช้ ADC ได้ถึง 24 บิตซึ่งแปลงสัญญาณโดยตรงจากเซ็นเซอร์วัดความเครียด (sigma-delta-ADC)
- ADC เป็นส่วนหนึ่งของโมเด็มวิทยุและอุปกรณ์ส่งข้อมูลวิทยุอื่น ๆ โดยใช้ร่วมกับโปรเซสเซอร์ DSP เป็นตัวถอดรหัส
- ADCs เร็วมากใช้ในระบบเสาอากาศของสถานีฐาน (เรียกว่าเสาอากาศ SMART) และอาร์เรย์เสาอากาศเรดาร์
34. ตัวแปลงดิจิตอลเป็นอนาล็อกวัตถุประสงค์โครงสร้างหลักการทำงาน.
ตัวแปลงดิจิตอลเป็นอนาล็อก (DAC) - อุปกรณ์สำหรับแปลงรหัสดิจิทัล (โดยปกติจะเป็นเลขฐานสอง) เป็นสัญญาณแอนะล็อก (กระแสไฟฟ้าแรงดันหรือประจุ) ตัวแปลง D / A เป็นส่วนเชื่อมต่อระหว่างโลกดิจิทัลที่ไม่ต่อเนื่องกับสัญญาณอนาล็อก
ตัวแปลงอนาล็อกเป็นดิจิตอล (ADC) ดำเนินการย้อนกลับ
โดยทั่วไป DAC เสียงจะรับสัญญาณมอดูเลตรหัสพัลส์ดิจิทัลเป็นอินพุต งานในการแปลงรูปแบบการบีบอัดต่างๆเป็น PCM ได้รับการจัดการโดยตัวแปลงสัญญาณที่เหมาะสม
ใช้ DAC เมื่อใดก็ตามที่คุณต้องการแปลงสัญญาณจากดิจิตอลเป็นอนาล็อกเช่นในเครื่องเล่นซีดี (ซีดีเพลง)
ADC และ DAC
หลักการของการแปลงข้อมูลแบบอะนาล็อกเป็นดิจิทัล
ในกรณีส่วนใหญ่สัญญาณที่ได้รับโดยตรงจากแหล่งข้อมูลจะถูกนำเสนอในรูปแบบของแรงดันหรือกระแสที่เปลี่ยนแปลงอย่างต่อเนื่องในค่า (รูปที่ 10.69) โดยเฉพาะอย่างยิ่งลักษณะของสัญญาณไฟฟ้าที่เกี่ยวข้องกับโทรศัพท์โทรทัศน์และการสื่อสารประเภทอื่น ๆ สำหรับการส่งข้อความดังกล่าวผ่านสายสื่อสารหรือสำหรับการประมวลผล (ตัวอย่างเช่นเมื่อกรองสัญญาณรบกวน) สามารถใช้ได้สองรูปแบบ: อนาล็อกหรือดิจิทัล รูปแบบอะนาล็อกให้การดำเนินการกับค่าสัญญาณทั้งหมดรูปแบบดิจิทัลที่มีค่าแต่ละค่าที่นำเสนอในรูปแบบของการผสมรหัส
การแปลงสัญญาณจากอนาล็อกเป็นดิจิตอลทำได้ในอุปกรณ์ที่เรียกว่าตัวแปลงอนาล็อกเป็นดิจิตอล (ADC)
ในตัวแปลงสัญญาณจากอนาล็อกเป็นดิจิทัลสามารถแยกแยะกระบวนการต่อไปนี้: การสุ่มตัวอย่างการหาปริมาณการเข้ารหัส ลองพิจารณาสาระสำคัญของกระบวนการเหล่านี้ ในเวลาเดียวกันเพื่อความชัดเจนในการนำเสนอครั้งต่อไปเราจะถือว่าการแปลงเป็นรูปแบบดิจิทัลดำเนินการผ่านสัญญาณที่แสดงในรูปแบบของแรงดันไฟฟ้าที่เปลี่ยนแปลงตลอดเวลา
การสุ่มตัวอย่างสัญญาณต่อเนื่อง .
กระบวนการสุ่มตัวอย่างประกอบด้วยข้อเท็จจริงที่ว่าจากสัญญาณเวลาที่ต่อเนื่องกันค่าของแต่ละค่าจะถูกเลือกโดยสอดคล้องกับช่วงเวลาที่ตามมาในช่วงเวลาหนึ่ง T (ในรูปที่ 10.69 ช่วงเวลา) ช่วงเวลา T เรียกว่าช่วงเวลานาฬิกาและเวลาที่เก็บตัวอย่างเรียกว่าเวลานาฬิกา
ควรอ่านค่าสัญญาณที่ไม่ต่อเนื่องด้วยช่วงสัญญาณนาฬิกาขนาดเล็กเช่น T เพื่อให้สามารถสร้างสัญญาณใหม่ในรูปแบบอะนาล็อกด้วยความแม่นยำที่ต้องการได้14.1.2. Quantization และ coding สาระสำคัญของการดำเนินการเหล่านี้มีดังนี้ มีการสร้างกริดของระดับการหาปริมาณที่เรียกว่า (รูปที่ 10.70) โดยเลื่อนเทียบกันด้วยจำนวน D เรียกว่าขั้นตอนการหาปริมาณ ระดับการหาปริมาณแต่ละระดับสามารถกำหนดหมายเลขลำดับได้ (0, 1, 2, 3 ฯลฯ ) นอกจากนี้ค่าของแรงดันไฟฟ้าอนาล็อกเดิมที่ได้รับจากการสุ่มตัวอย่างจะถูกแทนที่ด้วยระดับการหาปริมาณที่ใกล้เคียงที่สุด ดังนั้นในแผนภาพในรูปที่ 10.70 ค่าแรงดันไฟฟ้าในขณะนี้จะถูกแทนที่ด้วยระดับควอนไทเซชันที่ใกล้เคียงที่สุดด้วยหมายเลข 3 ณ ช่วงเวลาของนาฬิกาค่าแรงดันไฟฟ้าใกล้เคียงกับระดับ 6 มากขึ้นและถูกแทนที่ด้วยระดับนี้เป็นต้น
กระบวนการที่อธิบายนี้เรียกว่าการดำเนินการเชิงปริมาณซึ่งความหมายคือการปัดเศษค่าแรงดันไฟฟ้าอะนาล็อกที่สุ่มตัวอย่างตามเวลานาฬิกา เช่นเดียวกับการปัดเศษใด ๆ กระบวนการ quantization จะแนะนำข้อผิดพลาด (quantization error) ในการแสดงค่าแรงดันไฟฟ้าที่ไม่ต่อเนื่องสร้างสิ่งที่เรียกว่า quantization noise ADC ได้รับการออกแบบมาเพื่อลดเสียงรบกวนในระดับที่ยังคงให้ความแม่นยำในการแสดงสัญญาณที่ต้องการ Quantization noise จะกล่าวถึงในรายละเอียดเพิ่มเติมด้านล่าง
ข้าว 10.70
ข้าว 10.71
การดำเนินการถัดไปที่ดำเนินการในการแปลงสัญญาณอนาล็อกเป็นดิจิทัลคือการเข้ารหัส ความหมายของมันมีดังนี้ การปัดเศษของค่าแรงดันไฟฟ้าที่ดำเนินการระหว่างการดำเนินการหาปริมาณช่วยให้สามารถแสดงค่าเหล่านี้ด้วยตัวเลข - ตัวเลขของระดับการหาปริมาณที่สอดคล้องกัน สำหรับแผนภาพที่แสดงในรูปที่ 10.70 ลำดับของตัวเลขจะเกิดขึ้น: 3, 6, 7, 4, 1, 2 ฯลฯ นอกจากนี้ลำดับของตัวเลขที่ได้รับด้วยวิธีนี้จะแสดงด้วยรหัสไบนารี
ลองกลับไปที่การบิดเบือนที่เกี่ยวข้องกับกระบวนการหาปริมาณที่เรียกว่า quantization noise ในระหว่างการสื่อสารทางโทรศัพท์เสียงของการหาปริมาณจะถูกรับรู้โดยหูของมนุษย์ว่าเป็นเสียงที่มาพร้อมกับคำพูด
เนื่องจากในกระบวนการหาปริมาณค่าแรงดันไฟฟ้าในแต่ละช่วงเวลาของนาฬิกาจะถูกปัดเศษเป็นระดับการหาค่าที่ใกล้ที่สุดข้อผิดพลาดในการแสดงค่าแรงดันไฟฟ้าจะอยู่ในช่วง 
.
ดังนั้นยิ่งขั้นตอนการหาปริมาณมากขึ้นข้อผิดพลาดในการหาปริมาณก็จะยิ่งมากขึ้น สมมติว่าค่าใด ๆ มีความเป็นไปได้เท่า ๆ กันภายในขีด จำกัด ที่ระบุสามารถรับนิพจน์สำหรับค่า rms ของข้อผิดพลาดเชิงปริมาณ
ข้าว 10.72
ข้าว 10.73
การลดเสียงรบกวนในการหาปริมาณทำได้โดยการลดขั้นตอนการหาปริมาณเท่านั้น เนื่องจากเป็นช่องว่างระหว่างระดับการหาปริมาณที่อยู่ติดกันโดยที่ลดลงอย่างเห็นได้ชัดจำนวนระดับการหาปริมาณในช่วงค่าแรงดันไฟฟ้าที่กำหนดควรเพิ่มขึ้น ให้เป็น 
- ความกว้างของช่วงการเปลี่ยนแปลงแรงดันไฟฟ้า จากนั้นจำนวนระดับที่ต้องการของควอนตัม โดยปกติและ.
ดังนั้นจะเห็นได้ว่าการลดเสียงควอนไทเซชันโดยการลดลงจะนำไปสู่การเพิ่มจำนวนระดับควอนไทเซชัน N ซึ่งจะเพิ่มจำนวนบิตเมื่อแสดงจำนวนระดับการหาปริมาณในรหัสไบนารี
เมื่อจัดการการสื่อสารทางโทรศัพท์จำนวนของระดับการหาปริมาณมักจะแสดงเป็นเลขฐานสองเจ็ดถึงแปดบิตและจำนวนระดับการหาปริมาณจะเท่ากัน
นอกเหนือจากข้อผิดพลาดที่พิจารณาข้างต้น - ข้อผิดพลาดเชิงปริมาณ - ในระหว่างการแปลงอนาล็อกเป็นดิจิทัลข้อผิดพลาดของฮาร์ดแวร์จะเกิดขึ้นซึ่งเกี่ยวข้องกับความไม่ถูกต้องในการทำงานของหน่วย ADC แต่ละหน่วย ข้อผิดพลาดเหล่านี้จะถูกเปิดเผยเพิ่มเติมเมื่อพิจารณาการออกแบบวงจร ADC ต่างๆ
ตัวแปลงดิจิตอลเป็นอนาล็อก
ด้านล่างนี้เราจะพิจารณาตัวแปลงดิจิตอลเป็นอนาล็อก (DAC) ซึ่งสร้างขึ้นจากหลักการรวมแรงดันไฟฟ้าหรือกระแสตามสัดส่วนกับค่าสัมประสิทธิ์น้ำหนักของรหัสไบนารี
วงจร DAC พร้อมผลรวมของแรงดันไฟฟ้า .
หนึ่งในวงจรเหล่านี้ที่มีผลรวมของแรงดันไฟฟ้าในเครื่องขยายเสียงแสดงในรูปที่ 10.71. ทริกเกอร์จะสร้างรีจิสเตอร์ที่มีการวางเลขฐานสองโดยมีวัตถุประสงค์เพื่อแปลงเป็นค่าแรงดันไฟฟ้าตามสัดส่วนที่เอาต์พุต เราจะถือว่าแรงดันไฟฟ้าที่เอาต์พุตของฟลิปฟล็อปแต่ละตัวสามารถรับค่าที่เป็นไปได้หนึ่งในสองค่า: E - ที่สถานะ 1 และ 0 ที่สถานะ 0
แรงดันไฟฟ้าจากเอาท์พุตของฟลิปฟล็อปจะถูกส่งไปยังเอาต์พุต DAC ผ่านแอมพลิฟายเออร์ปฏิบัติการที่ทำงานในโหมดการรวมแรงดันไฟฟ้าแบบถ่วงน้ำหนัก (อะนาล็อกแอดเดอร์) สำหรับแต่ละทริกเกอร์จะมีการป้อนข้อมูลแยกต่างหากใน adder พร้อมด้วยอัตราส่วนการถ่ายโอน
ดังนั้นแรงดันไฟฟ้าจากเอาต์พุตของทริกเกอร์บิต n จะถูกถ่ายโอนไปยังเอาต์พุตของเครื่องขยายเสียงด้วยค่าสัมประสิทธิ์การส่ง: ค่าสัมประสิทธิ์นี้สำหรับ (n-1) หลัก: 
; สำหรับ (n-2) หลัก: 
เป็นต้น
ให้ความสนใจกับข้อเท็จจริงที่ว่าการเพิ่มขึ้นของแอมพลิฟายเออร์จากอินพุตแต่ละตัวนั้นอยู่ในอัตราส่วนเดียวกันกับปัจจัยถ่วงน้ำหนักของบิตที่สอดคล้องกันของเลขฐานสอง ดังนั้น 2 เท่า [มากกว่าและตัวคูณน้ำหนักของหมวดหมู่ n-th มากกว่าปัจจัยถ่วงน้ำหนักของหมวด (n-1) 2 เท่า ดังนั้นแรงดันไฟฟ้าที่ส่งไปยังเอาต์พุตแอมพลิฟายเออร์จากเอาต์พุตของทริกเกอร์ของแต่ละบิตในสถานะ 1 จึงเป็นสัดส่วนกับค่าสัมประสิทธิ์น้ำหนักของบิต
หากทริกเกอร์ของการปลดปล่อยหลายตัวพร้อมกันในสถานะ 1 แรงดันไฟฟ้าที่เอาต์พุตของแอมพลิฟายเออร์จะเท่ากับผลรวมของแรงดันไฟฟ้าที่ส่งไปยังเอาต์พุตนี้จากทริกเกอร์แต่ละตัว ให้ตัวเลขของหลักแยกของเลขฐานสองในรีจิสเตอร์ จากนั้นแรงดันไฟฟ้าที่เอาต์พุตของเครื่องขยายเสียง
นี่ N คือค่าทศนิยมของเลขฐานสองที่ป้อนในทะเบียน
นิพจน์สุดท้ายแสดงให้เห็นว่าแรงดันไฟฟ้าที่เอาต์พุต DAC เป็นสัดส่วนกับค่าของตัวเลขในรีจิสเตอร์
พิจารณาการทำงานของ DAC ในกรณีที่สร้างตัวนับไบนารีบนทริกเกอร์ หากคุณใช้ลำดับของพัลส์กับอินพุตของตัวนับนี้จากนั้นเมื่อถึงแต่ละพัลส์ถัดไปจำนวนในตัวนับจะเพิ่มขึ้นทีละหนึ่งและแรงดันไฟฟ้าที่เอาต์พุต DAC จะเพิ่มขึ้นตามขั้นตอนที่สอดคล้องกับหน่วยของ บิตที่สำคัญน้อยที่สุดของตัวนับ ขนาดของขั้นตอนดังกล่าว 
... ดังนั้นแรงดันไฟฟ้าที่เอาต์พุต DAC จะมีรูปร่างเป็นขั้นบันไดดังแสดงในรูปที่ 10.72. หลังจากการมาถึงของพัลส์บิตตัวนับทั้งหมดจะมี 1 แรงดันไฟฟ้าสูงสุดจะเกิดขึ้นที่เอาต์พุต DAC
ข้าว 10.74
ด้วยการปล่อยทิ้งจำนวนมากและ 
... ยิ่งไปกว่านั้นโดยพัลส์ถัดไปตัวนับจะถูกรีเซ็ตเป็นศูนย์และแรงดันขาออกของ DAC จะเป็นศูนย์ด้วย หลังจากนั้นตัวนับจะเริ่มนับพัลส์จากจุดเริ่มต้นและแรงดันไฟฟ้าขั้นตอนจะเกิดขึ้นอีกครั้งที่เอาต์พุต DAC
ข้อผิดพลาดสัมบูรณ์ทั้งหมดของตัวแปลงต้องน้อยกว่าแรงดันไฟฟ้าขาออกที่ตรงกับหน่วยของบิตที่มีนัยสำคัญน้อยที่สุดของเลขฐานสองอินพุต:
ข้าว 10.75
ข้าว 10.76
จากที่นี่คุณจะได้รับเงื่อนไขสำหรับข้อผิดพลาดสัมพัทธ์:
ความสัมพันธ์นี้กำหนดความสัมพันธ์ระหว่างข้อผิดพลาดสัมพัทธ์ของตัวแปลงและจำนวนบิต n ดังนั้นสำหรับ
ข้อเสียของวงจรแปลงที่พิจารณา:
- ใช้ตัวต้านทานความแม่นยำสูงที่มีความต้านทานต่างกัน
- เป็นการยากที่จะให้แรงดันไฟฟ้าขาออกของทริกเกอร์มีความแม่นยำสูง
ข้อเสียเหล่านี้จะถูกตัดออกในวงจร DAC ที่แสดงในรูปที่ 10.73 ซึ่งแสดงวงจรแปลงสามหลัก ไม่ยากที่จะสร้างวงจรด้วยตัวเลขที่กำหนด ลักษณะเฉพาะของวงจรนี้เรียกว่าวงจรที่มีผลรวมของแรงดันไฟฟ้าบนตัวลดทอนความต้านทานคือประการแรกใช้ตัวต้านทานที่มีค่าความต้านทานเพียงสองค่า (R และ 2R) และประการที่สองแรงดันเอาต์พุตของทริกเกอร์ อย่ามีส่วนร่วมโดยตรงในการสร้างแรงดันไฟฟ้าขาออกของ DAC แต่ใช้เพื่อควบคุมสถานะของปุ่มเท่านั้นนั่นคือข้อเสียที่กล่าวถึงข้างต้นของวงจร DAC ก่อนหน้านี้จะถูกตัดออก (ดูรูปที่ 10.71)
ลองพิจารณารายละเอียดเพิ่มเติมเกี่ยวกับการทำงานของตัวแปลงดังกล่าว การปลดปล่อยแต่ละครั้งมีสองปุ่มโดยหนึ่งในนั้นแรงดันไฟฟ้า E จะถูกจ่ายให้กับตัวลดทอนความต้านทานผ่านอีกปุ่มหนึ่ง - แรงดันไฟฟ้าเป็นศูนย์
ให้เรากำหนดแรงดันไฟฟ้าที่เกิดขึ้นที่เอาต์พุต DAC จากหน่วยของตัวเลขแต่ละหลักของตัวเลขที่อยู่ในรีจิสเตอร์ ให้ป้อนหมายเลขในทะเบียน ทริกเกอร์อยู่ในสถานะ 1 และในบิตที่สามคีย์เปิดอยู่ในส่วนที่เหลือของหลักทริกเกอร์จะอยู่ในสถานะ 0 และคีย์และเปิดอยู่ (รูปที่ 10.74, a) โดยการแปลงแบบต่อเนื่องคุณจะได้วงจร (รูปที่ 10.74,<3), из которой следует, что напряжение в точке 
.
หากคุณใส่ตัวเลขลงในรีจิสเตอร์ตัวลดทอนสามารถแสดงโดยวงจรที่แสดงในรูปที่ 10.75, ก. โดยการแปลงร่างจะสามารถลดขนาดเป็นรูปแบบที่แสดงในรูปที่ 10.75 ณ . แรงดันไฟฟ้าที่เกิดขึ้นที่จุด Ah มีค่า [เช่นเดียวกับในวงจรก่อนหน้านี้ที่จุด รูปที่. 10.75 จะเห็นได้ว่าเมื่อส่งไปยังเอาท์พุทของคอนเวอร์เตอร์แรงดันไฟฟ้านี้จะถูกหารด้วยสองและดังนั้น
สามารถแสดงให้เห็นว่าสำหรับตัวเลขความเครียดอยู่ที่จุด เมื่อแรงดันไฟฟ้านี้ถูกถ่ายโอนไปยังจุดหนึ่งและไกลจากจุดหนึ่งไปอีกจุดหนึ่งแรงดันไฟฟ้าจะถูกหารด้วยสองในแต่ละครั้งและ 
.
ดังนั้นแรงดันเอาต์พุตที่สอดคล้องกับหน่วยของแต่ละบิตของเลขฐานสองในรีจิสเตอร์จึงเป็นสัดส่วนกับค่าสัมประสิทธิ์น้ำหนักของบิต ด้วยการลงทะเบียน n-bit แสดงถึงตัวเลขของหลักของเลขฐานสองเราจะได้นิพจน์สำหรับแรงดันไฟฟ้าที่เอาต์พุต DAC:
จะเห็นได้จากนิพจน์ที่แรงดันเอาต์พุตของ DAC เป็นสัดส่วนกับค่าของตัวเลข N ที่วางไว้ในรีจิสเตอร์
ข้อผิดพลาดในการแปลงฮาร์ดแวร์ในวงจรนี้เกี่ยวข้องกับความเบี่ยงเบนของความต้านทานของตัวต้านทานจากค่าเล็กน้อยความไม่สมบูรณ์ของคีย์ (ความต้านทานของคีย์จริงในสถานะปิดไม่เท่ากับอินฟินิตี้และในสถานะเปิดไม่ได้ เท่ากับศูนย์) ความไม่เสถียรของแหล่งจ่ายแรงดัน E ค่าเบี่ยงเบนเหล่านี้มีอิทธิพลสูงสุดต่อข้อผิดพลาด DAC ในตัวเลขที่สูงกว่า
วงจร DAC พร้อมผลรวมของกระแส .
ในรูป 10.76 แสดงวงจร DAC เวอร์ชันอื่นซึ่งเป็นวงจรที่มีการรวมของกระแสที่ตัวลดทอนความต้านทาน แทนที่จะเป็นแหล่งจ่ายแรงดันไฟฟ้าที่เสถียร E วงจรนี้ใช้แหล่งกระแสคงที่ ถ้าฟลิปฟล็อปอยู่ในสถานะ 1 กระแสต้นทาง I จะไหลผ่านคีย์สาธารณะไปยังตัวลดทอนความต้านทาน หากทริกเกอร์อยู่ในสถานะ 0 คีย์อื่นจะถูกเปิดซึ่งจะปิดแหล่งที่มา ในรูป 10.77 และแผนภาพที่เกี่ยวข้องกับตัวเลขจะปรากฏขึ้น โดยการแปลงจะลดลงเป็นวงจรเทียบเท่าในรูปที่ 10.77.6 และ c ตามมาจากไหน 
... แรงดันไฟฟ้าเดียวกันจะเกิดขึ้นที่จุดใด ๆ หากบิตรีจิสเตอร์ที่เกี่ยวข้องมีหนึ่งบิต เมื่อแรงดันถูกถ่ายโอนระหว่างจุดเหล่านี้แรงดันไฟฟ้าจะถูกหารด้วยสองดังนั้นแรงดันไฟฟ้าขาออก
องค์ประกอบที่ใช้ใน DAC .
พิจารณาวงจรขององค์ประกอบที่ใช้ใน DAC
แหล่งจ่ายแรงดันไฟฟ้าที่เสถียร ในรูป 10.78 แสดงแผนภาพของตัวควบคุมแรงดันไฟฟ้าอย่างง่าย ทรานซิสเตอร์เชื่อมต่อเป็นอนุกรมระหว่างอินพุตและเอาต์พุตของโคลง การรักษาเสถียรภาพของแรงดันไฟฟ้าขาออกนั้นมั่นใจได้จากข้อเท็จจริงที่ว่าด้วยการเพิ่มขึ้นของแรงดันไฟฟ้าขาเข้าแรงดันไฟฟ้าข้ามทรานซิสเตอร์จะเพิ่มขึ้นและในทางกลับกันด้วยการลดลงแรงดันไฟฟ้าข้ามทรานซิสเตอร์จะลดลง ดังนั้นการเปลี่ยนแปลงทั้งหมดของแรงดันไฟฟ้าขาเข้าจะทำให้ทรานซิสเตอร์ลดลง โหมดทรานซิสเตอร์นี้จัดทำโดยเครื่องขยายเสียงที่สร้างขึ้นบนทรานซิสเตอร์ ยกตัวอย่างเช่นมันเติบโตขึ้นและเป็นผลให้มีแนวโน้มที่จะเพิ่มขึ้นและ การเติบโตเล็กน้อยการเพิ่มขึ้นช่วยลดแรงดันไฟฟ้าที่ตัวสะสมและฐานอย่างมีนัยสำคัญแรงดันตกระหว่างตัวเก็บและตัวปล่อยของทรานซิสเตอร์จะเพิ่มขึ้น
|
|
|
| ข้าว 10.77 | ข้าว 10.78 |
โซ่ของตัวต้านทานและซีเนอร์ไดโอดให้แรงดันไฟฟ้าคงที่ในวงจรอิมิตเตอร์ซึ่งมีแนวโน้มที่จะปิดกั้นทรานซิสเตอร์ เพื่อชดเชยอคติเชิงลบนี้จะใช้แรงดันไฟฟ้าบวกจากตัวต้านทานตัวแบ่งแรงดันไฟฟ้าที่ประกอบด้วยตัวต้านทานและ ยิ่งต้องถ่ายโอนแรงดันไฟฟ้าจากฐานไปยังฐานมากเท่าไหร่และในเวลาเดียวกันการเปลี่ยนแปลงแรงดันไฟฟ้าส่วนใหญ่จะถูกนำไปใช้กับฐานและขยายส่งไปยังฐาน
แหล่งกระแสที่เสถียร โคลงปัจจุบันแผนภาพซึ่งแสดงในรูปที่ 10.79 ทำงานในลักษณะเดียวกับตัวควบคุมแรงดันไฟฟ้า ความแตกต่างคือแรงดันไฟฟ้าขาเข้าของแอมพลิฟายเออร์บนทรานซิสเตอร์จะถูกลบออกจากตัวต้านทานซึ่งในวงจรโคลงปัจจุบันจะเชื่อมต่อแบบอนุกรมกับโหลด (กระแสโหลดที่ฉันผ่านไปถ้าเช่นมันเพิ่มขึ้นหรือลดลงและ ดังนั้นกระแสจึงมีแนวโน้มที่จะเพิ่มขึ้นมันจะเพิ่มแรงดันไฟฟ้าบนและบนฐานของทรานซิสเตอร์ซึ่งนำไปสู่การลดลงของศักยภาพของตัวสะสมและฐานแรงดันไฟฟ้าระหว่างตัวสะสมและฐานของทรานซิสเตอร์จะเพิ่มขึ้นซึ่งจะป้องกันไม่ให้ การเติบโตของ I. ปัจจุบัน
อุปกรณ์สำคัญ ปุ่มของตัวแปลงที่มีผลรวมของแรงดันไฟฟ้าบนกริดความต้านทาน (ดูรูปที่ 10.73) สามารถทำได้ตามรูปแบบที่แสดงในรูปที่ 10.80 ก. ทรานซิสเตอร์และถูกควบคุมโดยแรงดันไฟฟ้าจากเอาต์พุตทริกเกอร์ เอาต์พุตเชื่อมต่อกับตัวลดทอนความต้านทาน
ให้ฟลิปฟล็อปอยู่ในสถานะ 1 ที่เอาต์พุตผกผันจะมีศักย์เป็นศูนย์และทรานซิสเตอร์ซึ่งเป็นฐานที่ให้ศักย์นี้ถูกปิด มีแรงดันไฟฟ้าสูงที่เอาต์พุตโดยตรงของทริกเกอร์ซึ่งป้อนอินพุตของทรานซิสเตอร์จะเปิดไว้ แรงดันไฟฟ้า E ถูกจ่ายให้กับตัวลดทอนความต้านทานผ่านทรานซิสเตอร์แบบเปิดหากทริกเกอร์อยู่ในสถานะ 0 ทรานซิสเตอร์จะปิดและแรงดันไฟฟ้าเป็นศูนย์จะถูกจ่ายให้กับตัวลดทอนความต้านทานผ่านทรานซิสเตอร์แบบเปิด
ดังนั้นอุปกรณ์ที่ทำตามรูปแบบนี้จึงมีบทบาทของสวิตช์สองตัวในการปลดปล่อยตัวแปลง
ในตัวแปลงที่มีการรวมของกระแสจะไม่มีข้อกำหนดขั้นสูงสำหรับความต้านทานเล็กน้อยของคีย์สาธารณะ ในตัวแปลงนี้สามารถใช้สวิตช์ไดโอดได้ซึ่งวงจรดังกล่าวจะแสดงในรูปที่ 10.80.6. หากฟลิปฟล็อปอยู่ในสถานะ 0 แรงดันไฟฟ้าสูงที่จ่ายจากเอาต์พุตผกผันของฟลิปฟล็อปจะทำให้ไดโอดเปิดอยู่ กระแสต้นทางปิดผ่านไดโอดและทริกเกอร์ หากฟลิปฟล็อปอยู่ในสถานะ 1 ไดโอดจะปิดและกระแส I ถูกปิดผ่านไดโอดและตัวลดทอนความต้านทาน
|
|
|
| ข้าว 10.79 | ข้าว 10.80 |
ตัวแปลงอนาล็อกเป็นดิจิตอล
ลองพิจารณา ADC หลายประเภทตามหลักการต่างๆ
ตัวแปลง A / D พร้อมการแปลงระดับกลาง
แรงดันไฟฟ้าในช่วงเวลา
.
วงจรคอนเวอร์เตอร์ประเภทนี้แสดงในรูปที่ 10.81, a, แผนภาพเวลาที่แสดงกระบวนการในตัวแปลง - ในรูปที่ 10.81.6.
ลองพิจารณาการทำงานของตัวแปลงนี้ ด้วยพัลส์นาฬิกาถัดไปตัวนับจะรีเซ็ตเป็นศูนย์และในเวลาเดียวกันเครื่องกำเนิดไฟฟ้าของแรงดันไฟฟ้าแปรผันเชิงเส้น (GLIN) ก็เริ่มทำงาน แรงดันไฟฟ้าขาออกของ CLAY จะจ่ายให้กับอินพุตของตัวเปรียบเทียบสองตัวและไปยังอินพุตอื่น ๆ ซึ่งตามลำดับจะมีการจ่ายแรงดันไฟฟ้าเป็นศูนย์และแรงดันไฟฟ้าที่จะแปลงเป็นตัวเลข ในช่วงเวลาที่แรงดันทางลาดเพิ่มขึ้นจากค่าลบเล็กน้อยผ่านศูนย์ตัวเปรียบเทียบตัวแรกจะออกพัลส์ พัลส์นี้ตั้งค่าทริกเกอร์ให้เป็นสถานะ 1 เมื่อแรงดันทางลาดผ่านค่าพัลส์จะออกโดยตัวเปรียบเทียบที่สอง ด้วยพัลส์นี้ทริกเกอร์จะกลับสู่สถานะศูนย์
ข้าว 10.81
เวลา T ระหว่างที่ฟลิปฟล็อปอยู่ในสถานะ 1 เป็นสัดส่วนกับแรงดันไฟฟ้าขาเข้า ดังนั้นแรงดันไฟฟ้าอินพุตจะถูกแปลงเป็นโดเมนเวลา
ในช่วงเวลา T แรงดันไฟฟ้าสูงจะถูกนำไปใช้จากเอาต์พุตทริกเกอร์ไปยังอินพุตขององค์ประกอบ AND และพัลส์ของตัวสร้างลำดับพัลส์ (GIP) จะส่งผ่านองค์ประกอบไปยังอินพุทตัวนับ (Cch) เห็นได้ชัดว่าตัวเลขที่ตั้งไว้ในตัวนับเป็นสัดส่วนกับ T ดังนั้นก็เช่นกัน
ในการรับการอ่านแรงดันไฟฟ้าใหม่ต้องใช้พัลส์สตาร์ทอีกครั้ง ดังนั้นทริกเกอร์พัลส์จะต้องเป็นไปตามอัตราการสุ่มตัวอย่าง ให้เราแสดงว่าพารามิเตอร์ขององค์ประกอบตัวแปลงสัญญาณถูกกำหนดอย่างไร
จำนวนบิตตัวนับ ข้อผิดพลาดสัมพัทธ์ที่ระบุของตัวแปลงกำหนดจำนวนสูงสุดที่ตัวนับต้องนับ:
พบจำนวนบิตของตัวนับเป็นค่าต่ำสุด n ที่ตรงตามอสมการ
ความถี่ของเครื่องกำเนิดพัลส์ กระบวนการแปลงค่าเป็นตัวเลขใช้เวลา T ตามสัดส่วน มูลค่าสูงสุดเรียกว่าเวลา Conversion:
โดยที่และ F คือช่วงเวลาและความถี่ของเครื่องกำเนิดพัลส์ตามลำดับ จากที่นี่.
เมื่อออกแบบตัวแปลงเวลาจะถูกระบุ พารามิเตอร์นี้กำหนดสิ่งที่เรียกว่าข้อผิดพลาดแบบไดนามิกของตัวแปลงเนื่องจากแรงดันไฟฟ้าขาเข้าสามารถเปลี่ยนแปลงได้ระหว่างการแปลง การเปลี่ยนแปลงเมื่อเวลาผ่านไปจะต้องน้อยกว่าแรงดันไฟฟ้าที่สอดคล้องกับหน่วยของบิตที่มีนัยสำคัญน้อยที่สุดของตัวนับ
ความลาดชันของแรงดันดิน พารามิเตอร์นี้
ข้อผิดพลาดของฮาร์ดแวร์ของตัวแปลงเกี่ยวข้องกับความไม่ถูกต้องของการทำงานของแต่ละองค์ประกอบ: ความไม่เป็นเชิงเส้นของแรงดันดิน การเบี่ยงเบนของเวลาทันทีที่พัลส์ออกโดยตัวเปรียบเทียบจากเวลาทันทีของความเท่าเทียมกันที่แน่นอนของแรงดันไฟฟ้าอินพุตตัวเปรียบเทียบ เวลาสิ้นสุดของทริกเกอร์องค์ประกอบ AND; ความไม่แน่นอนของอัตราการเกิดซ้ำของพัลส์เครื่องกำเนิดไฟฟ้า
ตัวแปลงอนาล็อกเป็นดิจิตอลแบบวงปิด .
แผนภาพบล็อกของตัวแปลงประเภทนี้แสดงในรูปที่ 10.82, ก.
clock pulse (TI) รีเซ็ตตัวนับ Cc เป็นศูนย์ แรงดันไฟฟ้าเป็นศูนย์เกิดขึ้นที่เอาต์พุตของ DAC ซึ่งแปลงจำนวนของตัวนับเป็นแรงดันไฟฟ้าตามสัดส่วน อสมการถูกสร้างขึ้นซึ่งตัวเปรียบเทียบ K จัดหาอินพุตขององค์ประกอบ AND ด้วยระดับบันทึก 1. ในกรณีนี้พัลส์ของเครื่องกำเนิดไฟฟ้าของลำดับพัลส์ของ GUI จะผ่านองค์ประกอบและไปยังอินพุตของตัวนับ แต่ละพัลส์ที่ได้รับที่อินพุตของตัวนับทำให้เกิดการเพิ่มขึ้นทีละหนึ่งในจำนวนที่เก็บไว้ในนั้นแรงดันไฟฟ้าที่เอาต์พุตของ DAC จะเพิ่มขึ้นทีละขั้นตอนเบื้องต้น ดังนั้นแรงดันไฟฟ้าจะเพิ่มขึ้นในลักษณะทีละขั้นดังแสดงในรูปที่ 10.82.6.
ในช่วงเวลาที่แรงดันไฟฟ้าถึงระดับเกินตัวเปรียบเทียบจะแสดงระดับการบันทึก 0 จากนั้นการเข้าถึงพัลส์ของเครื่องกำเนิดไฟฟ้าไปยังตัวนับจะสิ้นสุดลง จำนวนที่ได้รับในเวลานี้ในตัวนับเป็นสัดส่วนกับแรงดันไฟฟ้า
ข้าว 10.82
เนื่องจาก ADC ประเภทที่อยู่ระหว่างการพิจารณาไม่ได้ใช้เครื่องกำเนิดแรงดันไฟฟ้าข้อผิดพลาดของฮาร์ดแวร์จึงน้อยกว่าที่สามารถเป็นได้ใน ADC ที่มีการแปลงระหว่างกลางเป็นช่วงเวลา
ตัวแปลงอนาล็อกเป็นดิจิตอลของประเภทการติดตาม .
ADC สองประเภทที่กล่าวถึงข้างต้นทำงานในโหมดวัฏจักร ในนั้นพัลส์นาฬิกาแต่ละตัวจะตั้งค่าตัวแปลงเป็นสถานะเริ่มต้นหลังจากนั้นกระบวนการแปลงจะเริ่มขึ้น ความเร็วของตัวแปลงดังกล่าวถูก จำกัด โดยความเร็วของตัวนับเป็นหลัก (กล่าวคือโดยความเร็วของฟลิปฟล็อปของบิตที่มีนัยสำคัญน้อยที่สุดซึ่งการสลับเกิดขึ้นที่ความถี่สูง)
ในทางปฏิบัติมักใช้ตัวแปลงที่ไม่ใช่วงจรซึ่งจะแสดงในรูปที่ 2 10.83. วงจรนี้แตกต่างจากวงจรคอนเวอร์เตอร์ของประเภทก่อนหน้าตรงที่ใช้ตัวนับย้อนกลับ Cch ซึ่งควบคุมโดยสัญญาณจากเอาต์พุตของตัวเปรียบเทียบ K เมื่อตัวนับถูกตั้งค่าเป็นโหมดการนับโดยตรงพัลส์ของเครื่องกำเนิด GUI จะเข้าสู่ อินพุตจะเพิ่มจำนวนตามลำดับแรงดันไฟฟ้าจะเพิ่มขึ้นจนกระทั่งถึงระดับแรงดันไฟฟ้า เมื่อตัวนับเปลี่ยนเป็นโหมดการนับถอยหลังซึ่งตัวเลขในตัวนับจะลดลงและด้วยเหตุนี้แรงดันไฟฟ้าจะลดลงจนกว่าจะถึงค่า
ดังนั้นการเปลี่ยนแปลงตามเวลาทั้งหมดของแรงดันไฟฟ้า t / in จะถูกตรวจสอบโดยแรงดันไฟฟ้าที่เอาต์พุต DAC
ในช่วงเวลาที่จำเป็นตัวเลขที่เป็นสัดส่วนกับค่าสามารถนำมาจากเอาต์พุตตัวนับ
ข้าว 10.83
ตัวแปลงอนาล็อกเป็นดิจิตอลชนิดบิต .
แผนภาพบล็อกของตัวแปลงแสดงในรูปที่ 10.84. ตัวแปลงมีการลงทะเบียนหมายเลขที่สร้างขึ้นบนรองเท้าแตะ RS รีจิสเตอร์นี้สร้างตัวเลขตามสัดส่วนของแรงดันไฟฟ้า
ในตอนแรกจะเขียนเฉพาะทริกเกอร์ของส่วนที่สำคัญที่สุดของรีจิสเตอร์นี้เท่านั้น จำนวนผลลัพธ์ในรีจิสเตอร์จะถูกแปลงโดย DAC เป็นแรงดันไฟฟ้าซึ่งเปรียบเทียบกับแรงดันไฟฟ้า หากความไม่เท่าเทียมกันมีอยู่จำนวนที่ถูกแปลงจะมีหนึ่งในบิตที่สำคัญที่สุด หากไม่ตรงตามความไม่เท่าเทียมกันทริกเกอร์จะถูกรีเซ็ตเป็นศูนย์
จากนั้นหน่วยจะถูกเขียนไปยังทริกเกอร์ของบิตถัดไป (n-1) - ที่ของรีจิสเตอร์และอีกครั้งโดยการเปรียบเทียบแรงดันไฟฟ้า c ที่สอดคล้องกับตัวเลขในรีจิสเตอร์ในขณะนี้ปรากฎว่าควรจัดเก็บหน่วยหรือไม่ ในบิตนี้หรือทริกเกอร์ของบิตนี้ควรกลับสู่สถานะ 0 ดังนั้นกระบวนการตรวจสอบใน n บิตทั้งหมดจะดำเนินการหลังจากนั้นหมายเลขผลลัพธ์ในรีจิสเตอร์จะถูกส่งไปยังเอาต์พุต
พิจารณาประสิทธิภาพของการกระทำเหล่านี้ในตัวแปลง (ดูภาพประกอบ 10.84) พัลส์นาฬิกาตั้งค่าทริกเกอร์เป็นสถานะ 1 ทริกเกอร์อื่น ๆ เป็นสถานะ 0 พัลส์เดียวกันจะเขียนหนึ่งไปยังบิตที่สำคัญที่สุดของ shift register RG และระดับการบันทึกจะปรากฏที่เอาต์พุตที่ n ของรีจิสเตอร์ หนึ่ง.
ตัวเปรียบเทียบเปรียบเทียบ c ที่สอดคล้องกับหมายเลขที่มีอยู่ในปัจจุบันในการลงทะเบียนหมายเลขและเมื่อตรงตามเงื่อนไขจะส่งออกระดับบันทึก หนึ่ง.
เมื่อกะพัลส์มาถึงระดับจากเอาต์พุตของตัวเปรียบเทียบจะถูกส่งผ่านองค์ประกอบไปยังอินพุตขององค์ประกอบและหากระดับนี้เป็นบันทึก 1 จากนั้นฟลิปฟล็อปจะกลับสู่สถานะ 0 ในตอนท้ายของพัลส์กะขั้นตอนการเลื่อนหนึ่งบิตไปทางขวาของเนื้อหารีจิสเตอร์จะเสร็จสมบูรณ์ระดับบันทึกจะปรากฏขึ้น 1 ที่เอาต์พุต (n-1) -th ของรีจิสเตอร์นี้ทริกเกอร์จะถูกตั้งค่าเป็นสถานะ 1 ต่อไปเมื่อมาถึงของพัลส์กะถัดไปสถานะทริกเกอร์ที่ต้องการจะถูกกำหนดและ (ที่ส่วนท้ายของพัลส์ ทริกเกอร์ถูกตั้งค่าเป็นสถานะ 1
การดำเนินการเหล่านี้จะทำซ้ำจนกว่าจะกำหนดสถานะของทริกเกอร์ทั้งหมด
บทความนี้กล่าวถึงประเด็นหลักเกี่ยวกับหลักการทำงานของ ADC ประเภทต่างๆ ในขณะเดียวกันการคำนวณทางทฤษฎีที่สำคัญบางอย่างเกี่ยวกับคำอธิบายทางคณิตศาสตร์ของการแปลงแอนะล็อกเป็นดิจิทัลยังคงอยู่นอกขอบเขตของบทความ แต่มีการเชื่อมโยงไว้ซึ่งผู้อ่านที่สนใจสามารถพิจารณาเชิงลึกในแง่มุมทางทฤษฎีของการดำเนินการ ADC ได้ . ดังนั้นบทความนี้จึงเกี่ยวข้องกับการทำความเข้าใจหลักการทั่วไปของการทำงานของ ADC มากกว่าการวิเคราะห์งานทางทฤษฎี
บทนำ
ในฐานะที่เป็นจุดเริ่มต้นเรามากำหนดการแปลงอนาล็อกเป็นดิจิทัล การแปลงอนาล็อกเป็นดิจิทัลเป็นกระบวนการแปลงปริมาณทางกายภาพที่ป้อนเข้าเป็นการแสดงตัวเลข ตัวแปลงอนาล็อกเป็นดิจิทัลคืออุปกรณ์ที่ทำการแปลงนี้ ตามปกติค่าอินพุตของ ADC อาจเป็นปริมาณทางกายภาพใด ๆ - แรงดันกระแสไฟฟ้าความต้านทานความจุอัตราการทำซ้ำของพัลส์มุมการหมุนของเพลาเป็นต้น อย่างไรก็ตามเพื่อความชัดเจนดังต่อไปนี้โดย ADC เราจะหมายถึงตัวแปลงแรงดันไฟฟ้าต่อรหัสเท่านั้น
แนวคิดของการแปลงอนาล็อกเป็นดิจิทัลมีความเกี่ยวข้องอย่างใกล้ชิดกับแนวคิดของการวัด การวัดหมายถึงกระบวนการเปรียบเทียบค่าที่วัดได้กับมาตรฐานบางอย่างในระหว่างการแปลงอนาล็อกเป็นดิจิตอลค่าอินพุตจะถูกเปรียบเทียบกับค่าอ้างอิงบางค่า (ตามกฎโดยมีแรงดันอ้างอิง) ดังนั้นการแปลงอนาล็อกเป็นดิจิตอลจึงสามารถถูกมองว่าเป็นการวัดมูลค่าของสัญญาณอินพุตและสามารถใช้แนวคิดทางมาตรวิทยาทั้งหมดเช่นข้อผิดพลาดในการวัดได้
ลักษณะสำคัญของ ADC
ADC มีหลายลักษณะซึ่งหลัก ๆ คือความถี่ในการแปลงและความลึกของบิต โดยปกติอัตราการแปลงจะแสดงเป็นตัวอย่างต่อวินาที (SPS) และความลึกของบิตเป็นบิต ADC สมัยใหม่สามารถกว้างได้ถึง 24 บิตและแปลงได้ถึงหน่วย GSPS (แน่นอนว่าไม่ใช่พร้อมกัน) ยิ่งความเร็วและความลึกของบิตสูงเท่าใดก็ยิ่งยากที่จะได้รับคุณสมบัติที่ต้องการตัวแปลงที่มีราคาแพงและซับซ้อนมากขึ้น ความเร็วในการแปลงและความลึกของบิตมีความสัมพันธ์ซึ่งกันและกันในลักษณะหนึ่งและเราสามารถเพิ่มความลึกของบิตการแปลงที่มีประสิทธิภาพได้โดยการเสียสละความเร็ว
ประเภท ADC
ADC มีหลายประเภท แต่สำหรับวัตถุประสงค์ของบทความนี้เราจะ จำกัด ตัวเองให้พิจารณาเฉพาะประเภทต่อไปนี้:
- การแปลงแบบขนาน ADC (การแปลงโดยตรงแฟลช ADC)
- ADC ประมาณต่อเนื่อง (SAR ADC)
- เดลต้าซิกม่า ADC (ชาร์จ ADC สมดุล)
ADC การแปลงโดยตรง (ขนาน) มีความเร็วสูงสุดและความลึกบิตต่ำสุด ตัวอย่างเช่น ADC แปลงขนาน TLC5540 จาก Texas Instruments มีความเร็ว 40MSPS โดยมีความจุเพียง 8 บิต ADC ประเภทนี้มีอัตรา Conversion ได้สูงสุด 1 GSPS ที่นี่สามารถสังเกตได้ว่า ADC แบบไปป์ไลน์มีประสิทธิภาพที่ดีกว่า แต่เป็นการรวมกันของ ADC หลายตัวที่มีประสิทธิภาพต่ำกว่าและการพิจารณาอยู่นอกเหนือขอบเขตของบทความนี้
ช่องตรงกลางในแถวอัตราบิตถูกครอบครองโดย ADC ประมาณต่อเนื่อง ค่าโดยทั่วไปคือ 12-18 บิตที่อัตราการแปลง 100KSPS-1MSPS
ความแม่นยำสูงสุดทำได้โดย sigma-delta ADC ที่มีความจุสูงถึง 24 บิตและความเร็วจากหน่วย SPS ไปยังหน่วย KSPS
ADC อีกประเภทหนึ่งที่พบว่ามีการใช้งานในอดีตล่าสุดคือการรวม ADC ตอนนี้การรวม ADCs ถูกแทนที่โดย ADC ประเภทอื่น ๆ เป็นส่วนใหญ่ แต่สามารถพบได้ในเครื่องมือวัดรุ่นเก่า
การแปลงโดยตรง ADC
ADC แบบแปลงตรงเริ่มแพร่หลายในทศวรรษที่ 1960 และ 1970 และถูกนำเข้าสู่วงจรรวมในทศวรรษที่ 1980 มักใช้ใน ADC แบบ "pipelined" (ไม่ได้พิจารณาในบทความนี้) และมีความจุ 6-8 บิตที่ความเร็วสูงสุด 1 GSPS
สถาปัตยกรรมของ ADC การแปลงโดยตรงแสดงในรูปที่ หนึ่ง
รูป: 1. แผนภาพบล็อกของ ADC การแปลงโดยตรง
หลักการทำงานของ ADC นั้นง่ายมาก: สัญญาณอินพุตจะถูกป้อนพร้อมกันไปยังอินพุต "บวก" ทั้งหมดของเครื่องเปรียบเทียบและแรงดันไฟฟ้าจำนวนหนึ่งที่ได้จากแรงดันอ้างอิงโดยหารด้วยตัวต้านทาน R จะถูกป้อนเข้ากับอินพุต "ลบ" สำหรับวงจรใน Fig. 1 แถวนี้จะเป็นดังนี้: (1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16) Uref โดยที่ Uref คือแรงดันอ้างอิง ADC
ให้แรงดันไฟฟ้าเท่ากับ 1/2 Uref ใช้กับอินพุต ADC จากนั้นตัวเปรียบเทียบ 4 ตัวแรกจะทำงาน (ถ้าคุณนับจากด้านล่าง) และหน่วยตรรกะจะปรากฏที่เอาต์พุต ตัวเข้ารหัสลำดับความสำคัญจะสร้างรหัสไบนารีจาก "คอลัมน์" ของตัวเข้ารหัสซึ่งได้รับการแก้ไขโดยรีจิสเตอร์เอาต์พุต
ตอนนี้ข้อดีและข้อเสียของตัวแปลงดังกล่าวชัดเจนแล้ว ตัวเปรียบเทียบทั้งหมดทำงานแบบขนานเวลาหน่วงของวงจรจะเท่ากับเวลาหน่วงในตัวเปรียบเทียบหนึ่งตัวบวกเวลาหน่วงในตัวเข้ารหัส ตัวเปรียบเทียบและตัวเข้ารหัสสามารถทำได้เร็วมากเป็นผลให้วงจรทั้งหมดมีความเร็วสูงมาก
แต่เพื่อให้ได้ N บิตจำเป็นต้องมีตัวเปรียบเทียบ 2 ^ N (และความซับซ้อนของตัวเข้ารหัสก็เพิ่มขึ้นเป็น 2 ^ N) แผนภาพในรูปที่ 1. มีตัวเปรียบเทียบ 8 ตัวและมี 3 บิตเพื่อให้ได้ 8 บิตคุณต้องมีตัวเปรียบเทียบ 256 ตัวสำหรับตัวเปรียบเทียบ 10 บิต - 1024 สำหรับ ADC แบบ 24 บิตจะใช้เวลามากกว่า 16 ล้านตัวอย่างไรก็ตามเทคนิคยังไม่ถึงขั้นนั้น ความสูง
ADC ประมาณต่อเนื่อง
ตัวแปลงอนาล็อกเป็นดิจิตอล (SAR) แบบแอนะล็อกเป็นดิจิตอลจะวัดขนาดของสัญญาณอินพุตโดยทำการ "ถ่วงน้ำหนัก" แบบต่อเนื่องนั่นคือการเปรียบเทียบค่าแรงดันไฟฟ้าอินพุตกับค่าต่างๆที่สร้างขึ้นดังนี้:
1. ในขั้นตอนแรกค่าเท่ากับ 1 / 2Uref จะถูกกำหนดไว้ที่เอาต์พุตของตัวแปลงดิจิตอลเป็นอนาล็อกในตัว (ต่อไปนี้เราถือว่าสัญญาณอยู่ในช่วงเวลา (0 - Uref)
2. ถ้าสัญญาณมีค่ามากกว่าค่านี้จะถูกเปรียบเทียบกับแรงดันไฟฟ้าที่อยู่ตรงกลางของช่วงเวลาที่เหลือเช่นในกรณีนี้คือ 3 / 4Uref หากสัญญาณน้อยกว่าระดับที่ตั้งไว้การเปรียบเทียบครั้งต่อไปจะเกิดขึ้นโดยมีช่วงเวลาที่เหลือน้อยกว่าครึ่งหนึ่ง (กล่าวคือด้วยระดับ 1 / 4Uref)
3. ขั้นตอนที่ 2 ซ้ำ N ครั้ง ดังนั้นการเปรียบเทียบ N ("การถ่วงน้ำหนัก") จึงสร้างผลลัพธ์ N บิต
รูป: 2. แผนภาพบล็อกของ ADC ประมาณต่อเนื่อง
ดังนั้น SAR ADC ประกอบด้วยหน่วยต่อไปนี้:
1. เครื่องเปรียบเทียบ จะเปรียบเทียบค่าอินพุตและค่าปัจจุบันของแรงดันไฟฟ้า "น้ำหนัก" (ในรูปที่ 2. มีเครื่องหมายสามเหลี่ยม)
2. ตัวแปลงดิจิตอลเป็นอนาล็อก (DAC) จะสร้างค่าแรงดันไฟฟ้า "น้ำหนัก" ตามรหัสดิจิทัลที่ป้อนเข้า
3. การลงทะเบียนการประมาณอย่างต่อเนื่อง (การลงทะเบียนการประมาณต่อเนื่อง, SAR) มันใช้อัลกอริธึมการประมาณค่าต่อเนื่องสร้างค่าปัจจุบันของรหัสที่จ่ายให้กับอินพุต DAC สถาปัตยกรรม ADC ทั้งหมดนี้ตั้งชื่อตาม
4. รูปแบบการเก็บตัวอย่าง (ตัวอย่าง / ถือ, S / H) สำหรับการทำงานของ ADC นี้โดยพื้นฐานแล้วแรงดันไฟฟ้าขาเข้าจะคงที่ตลอดวงจรการแปลง อย่างไรก็ตามสัญญาณ "ของจริง" มักจะเปลี่ยนแปลงอยู่ตลอดเวลา วงจรเก็บตัวอย่างจะ "จำ" ค่าปัจจุบันของสัญญาณแอนะล็อกและไม่เปลี่ยนแปลงตลอดวงจรการทำงานทั้งหมดของอุปกรณ์
ข้อดีของอุปกรณ์คือความเร็วในการแปลงที่ค่อนข้างสูง: เวลาในการแปลงของ N-bit ADC คือ N clock cycle ความแม่นยำในการแปลงถูก จำกัด โดยความแม่นยำของ DAC ภายในและอาจเป็น 16-18 บิต (ปัจจุบัน SAR ADCs 24 บิตเช่น AD7766 และ AD7767 เริ่มปรากฏขึ้น)
Delta Sigma ADC
สุดท้าย ADC ประเภทที่น่าสนใจที่สุดคือ sigma-delta ADC ซึ่งบางครั้งเรียกในวรรณกรรมว่า ADC ที่มีประจุสมดุล แผนภาพบล็อกของ sigma-delta ADC แสดงในรูปที่ 3.
มะเดื่อ 3. แผนภาพบล็อกของ sigma-delta ADC
หลักการทำงานของ ADC นี้ค่อนข้างซับซ้อนกว่า ADC ประเภทอื่น ๆ สาระสำคัญคือแรงดันไฟฟ้าขาเข้าจะถูกเปรียบเทียบกับค่าแรงดันไฟฟ้าที่สะสมโดยตัวรวม พัลส์ของขั้วบวกหรือขั้วลบจะถูกส่งไปยังอินพุทอินทิเกรเตอร์ขึ้นอยู่กับผลการเปรียบเทียบ ดังนั้น ADC นี้จึงเป็นระบบติดตามอย่างง่าย: แรงดันไฟฟ้าที่เอาท์พุทของอินทิเกรเตอร์ "แทร็ค" แรงดันไฟฟ้าอินพุต (รูปที่ 4) ผลลัพธ์ของวงจรนี้คือกระแสของศูนย์และที่เอาท์พุทของตัวเปรียบเทียบซึ่งจะถูกส่งผ่านตัวกรองความถี่ต่ำแบบดิจิทัลทำให้ได้ผลลัพธ์ N-bit LPF ในรูปที่ 3. ใช้ร่วมกับ "เดซิเมเตอร์" ซึ่งเป็นอุปกรณ์ที่ช่วยลดอัตราการทำซ้ำของตัวอย่างด้วยการ "เดซิเมเตอร์"
รูป: 4. Sigma-delta ADC เป็นระบบติดตาม
เพื่อความเข้มงวดก็ต้องบอกว่าในรูปที่ 3 เป็นแผนภาพบล็อกของ sigma-delta ADC ลำดับแรก sigma-delta ADC ลำดับที่สองมีตัวรวมสองตัวและลูปข้อเสนอแนะสองตัว แต่จะไม่กล่าวถึงในที่นี้ ผู้ที่สนใจในหัวข้อนี้สามารถอ้างถึง
ในรูป 5 แสดงสัญญาณใน ADC ที่ระดับศูนย์ที่อินพุต (ด้านบน) และที่ระดับ Vref / 2 (ด้านล่าง)
รูป: 5. สัญญาณใน ADC ที่ระดับสัญญาณต่างกันที่อินพุต
ตอนนี้โดยไม่ต้องเจาะลึกถึงการวิเคราะห์ทางคณิตศาสตร์ที่ซับซ้อนเรามาลองทำความเข้าใจว่าเหตุใด ADC ของ sigma-delta จึงมีสัญญาณรบกวนภายในในระดับต่ำมาก
พิจารณาแผนภาพบล็อกของโมดูเลเตอร์ sigma-delta ที่แสดงในรูปที่ 3 และแทนค่าดังต่อไปนี้ (รูปที่ 6):
รูป: 6. แผนภาพบล็อกของโมดูเลเตอร์ sigma-delta
ที่นี่ตัวเปรียบเทียบจะแสดงเป็นแอดเดอร์ที่เพิ่มสัญญาณที่ต้องการอย่างต่อเนื่องและสัญญาณรบกวนเชิงปริมาณ
ให้อินทิเกรเตอร์มีฟังก์ชันการถ่ายโอน 1 / วินาที จากนั้นแทนสัญญาณที่มีประโยชน์เป็น X (s) เอาต์พุตของโมดูเลเตอร์ซิกมา - เดลต้าเป็น Y (s) และสัญญาณรบกวนควอนไทเซชันเป็น E (s) เราจะได้รับฟังก์ชันการถ่ายโอน ADC:
Y (s) \u003d X (s) / (s + 1) + E (s) s / (s + 1)
นั่นคือในความเป็นจริงโมดูเลเตอร์ sigma-delta เป็นตัวกรองความถี่ต่ำ (1 / (s + 1)) สำหรับสัญญาณที่ต้องการและตัวกรองความถี่สูง (s / (s + 1)) สำหรับสัญญาณรบกวนทั้งสองอย่าง ตัวกรองที่มีความถี่ตัดเดียวกัน สัญญาณรบกวนที่เข้มข้นในย่านความถี่สูงของสเปกตรัมจะถูกลบออกอย่างง่ายดายโดยตัวกรองความถี่ต่ำแบบดิจิทัลซึ่งอยู่หลังโมดูเลเตอร์
รูป: 7. ปรากฏการณ์ "การกระจัด" ของสัญญาณรบกวนในส่วนความถี่สูงของสเปกตรัม
อย่างไรก็ตามควรเข้าใจว่านี่เป็นคำอธิบายที่ง่ายมากเกี่ยวกับปรากฏการณ์การสร้างสัญญาณรบกวนใน sigma-delta ADC
ดังนั้นข้อได้เปรียบหลักของ sigma-delta ADC คือความแม่นยำสูงเนื่องจากมีสัญญาณรบกวนภายในที่ต่ำมาก อย่างไรก็ตามเพื่อให้ได้ความแม่นยำสูงจำเป็นต้องให้ความถี่คัตออฟของฟิลเตอร์ดิจิทัลต่ำที่สุดโดยน้อยกว่าความถี่ในการทำงานของโมดูเลเตอร์ซิกม่า - เดลต้าหลายเท่า ดังนั้น ADC sigma-delta จึงมีอัตรา Conversion ต่ำ
สามารถใช้ในวิศวกรรมเสียงได้ แต่ส่วนใหญ่จะใช้ในระบบอัตโนมัติทางอุตสาหกรรมสำหรับการแปลงสัญญาณเซ็นเซอร์ในเครื่องมือวัดและในแอพพลิเคชั่นอื่น ๆ ที่ต้องการความแม่นยำสูง แต่ไม่จำเป็นต้องใช้ความเร็วสูง
ประวัติเล็กน้อย
เอกสารอ้างอิง ADC ที่เก่าแก่ที่สุดในประวัติศาสตร์น่าจะเป็นสิทธิบัตรของ Paul M. Rainey, "Facsimile Telegraph System," U.S. สิทธิบัตร 1,608,527, ยื่น 20 กรกฎาคม 2464, ออกเมื่อ 30 พฤศจิกายน 2469 อุปกรณ์ที่ปรากฎในสิทธิบัตรเป็น ADC แปลงโดยตรง 5 บิต
รูป: 8. สิทธิบัตรแรกสำหรับ ADC
รูป: 9. การแปลงโดยตรง ADC (2518)
อุปกรณ์ที่แสดงในรูปคือ ADC แปลงตรง MOD-4100 ที่ผลิตโดย Computer Labs ปี 1975 สร้างขึ้นจากเครื่องเปรียบเทียบแบบแยก มีตัวเปรียบเทียบ 16 ตัว (จัดเรียงเป็นครึ่งวงกลมเพื่อปรับความล่าช้าในการกระจายสัญญาณให้เท่ากันกับตัวเปรียบเทียบแต่ละตัว) ดังนั้น ADC จึงมีความจุเพียง 4 บิต ความเร็วในการแปลง 100 MSPS กินไฟ 14 วัตต์
รูปต่อไปนี้แสดงเวอร์ชันขั้นสูงของ ADC การแปลงโดยตรง
รูป: 10. การแปลงโดยตรง ADC (1970)
1970 VHS-630 ผลิตโดย Computer Labs มีเครื่องเปรียบเทียบ 64 ตัวมี 6 บิต 30MSPS และใช้พลังงาน 100 วัตต์ (1975 VHS-675 มี 75 MSPS และ 130 วัตต์)
วรรณคดี
W. Kester. สถาปัตยกรรม ADC I: ตัวแปลงแฟลช อุปกรณ์อนาล็อก MT-020 บทช่วยสอน
การบรรยายครั้งที่ 3
"การแปลงอนาล็อกเป็นดิจิทัลและดิจิทัลเป็นอนาล็อก".
ในระบบไมโครโปรเซสเซอร์ตัวแปลงอนาล็อกเป็นดิจิตอล (ADC) ทำหน้าที่เป็นองค์ประกอบพัลส์และตัวแปลงดิจิทัลเป็นอนาล็อก (DAC) ทำหน้าที่เป็นตัวขยาย
การแปลงอนาล็อกเป็นดิจิตอล ประกอบด้วยการแปลงข้อมูลที่มีอยู่ในสัญญาณแอนะล็อกเป็นรหัสดิจิทัล ... การแปลงดิจิตอลเป็นอนาล็อก ออกแบบมาเพื่อทำงานผกผันเช่น แปลงตัวเลขแสดงเป็นรหัสดิจิทัลเป็นสัญญาณอนาล็อกที่เทียบเท่า
โดยปกติแล้ว ADC จะติดตั้งในลูปป้อนกลับของระบบควบคุมดิจิทัลเพื่อแปลงสัญญาณตอบรับแบบแอนะล็อกเป็นรหัสที่ส่วนดิจิทัลของระบบรับรู้ ดังนั้น ADC ทำหน้าที่หลายอย่างเช่นการสุ่มตัวอย่างเวลาการหาระดับระดับการเข้ารหัส แผนภาพบล็อกทั่วไปของ ADC แสดงในรูปที่ 3.1
สัญญาณในรูปของกระแสหรือแรงดันจะถูกป้อนเข้ากับอินพุต ADC ซึ่งวัดค่าตามระดับระหว่างการแปลง การตอบสนองแบบคงที่ในอุดมคติสำหรับ ADC 3 บิตแสดงในรูปที่ 3.2
 |
สัญญาณอินพุตสามารถรับค่าใดก็ได้ในช่วงจาก -U สูงสุดถึง U สูงสุด และเอาต์พุตสอดคล้องกับแปด (2 3) ระดับที่ไม่ต่อเนื่อง ค่าของแรงดันไฟฟ้าขาเข้าที่มีการเปลี่ยนจากการอ่านค่าหนึ่งของรหัสเอาต์พุต ADC ไปเป็นค่าที่อยู่ติดกันเรียกว่า แรงดันไฟฟ้าระหว่างรหัส... ความแตกต่างระหว่างค่าสองค่าที่อยู่ติดกันของการเปลี่ยนรหัสเรียกว่า ขั้นตอนการหาปริมาณ หรือ หน่วยของเลขนัยสำคัญน้อยที่สุด (LSB).จุดเริ่มต้นของลักษณะการเปลี่ยนแปลง เรียกว่าจุดที่กำหนดโดยค่าของสัญญาณอินพุตซึ่งกำหนดเป็น
(3.1),
โดยที่ U 0.1 - แรงดันไฟฟ้าของการเปลี่ยนรหัสระหว่างกันครั้งแรกU LSB - ขั้นตอนการหาปริมาณ (LSB - บิตที่มีนัยสำคัญน้อยที่สุด ). การแปลงสอดคล้องกับแรงดันไฟฟ้าขาเข้าที่กำหนดโดยอัตราส่วน
(3.2).
ช่วงของค่าของแรงดันไฟฟ้าอินพุตของ ADC ถูก จำกัด ด้วยค่าU 0.1 และ U N-1, N เรียกว่า ช่วงแรงดันไฟฟ้าขาเข้า.
(3.3).
ช่วงแรงดันไฟฟ้าขาเข้าและค่าบิตที่สำคัญน้อยที่สุดน -bit ADC และ DAC เชื่อมต่ออัตราส่วน
(3.4).
แรงดันไฟฟ้า
(3.5)
เรียกว่า แรงดันไฟฟ้าเต็มสเกล (FSR - ช่วงสเกลเต็ม ). โดยทั่วไปพารามิเตอร์นี้กำหนดโดยระดับเอาต์พุตของแหล่งจ่ายแรงดันอ้างอิงที่เชื่อมต่อกับ ADC ขนาดของขั้นตอนการหาปริมาณหรือหน่วยของบิตที่มีนัยสำคัญน้อยที่สุดดังนั้น เท่ากับ
(3.6),
และค่าของหน่วยของหลักที่สำคัญที่สุด
(3.7).
ดังที่เห็นได้จากรูปที่ 3.2 ข้อผิดพลาดเกิดขึ้นในกระบวนการแปลงที่ไม่เกินครึ่งหนึ่งของค่าบิตที่มีนัยสำคัญน้อยที่สุดU LSB / 2.
การแปลงอนาล็อกเป็นดิจิทัลมีหลายวิธีซึ่งแตกต่างกันในเรื่องความแม่นยำและความเร็ว ในกรณีส่วนใหญ่ลักษณะเหล่านี้เป็นปฏิปักษ์ต่อกันและกัน ปัจจุบันตัวแปลงประเภทดังกล่าวเป็น ADC ของการประมาณต่อเนื่อง (การปรับสมดุลแบบบิต) การรวม ADCs แบบขนาน (แฟลช ) ADC, "sigma-delta" ADC ฯลฯ
แผนภาพบล็อกของ ADC ประมาณต่อเนื่องแสดงในรูปที่ 3.3
องค์ประกอบหลักของอุปกรณ์คือตัวเปรียบเทียบ (K) ตัวแปลงดิจิตอลเป็นอนาล็อก (DAC) และวงจรควบคุมลอจิก หลักการแปลงจะขึ้นอยู่กับการเปรียบเทียบตามลำดับของระดับสัญญาณอินพุตกับระดับสัญญาณที่สอดคล้องกับชุดรหัสเอาต์พุตและการสร้างรหัสผลลัพธ์ตามผลการเปรียบเทียบ ลำดับของรหัสที่เปรียบเทียบเป็นไปตามกฎการแบ่งครึ่ง ในช่วงเริ่มต้นของการแปลงรหัสอินพุตของ DAC จะถูกตั้งค่าเป็นสถานะที่บิตทั้งหมดยกเว้นบิตที่เก่ากว่ามีค่าเท่ากับ 0 และที่เก่ากว่าคือ 1 เมื่อใช้ชุดค่าผสมนี้แรงดันไฟฟ้าเท่ากับครึ่งหนึ่งของ ช่วงแรงดันไฟฟ้าอินพุตเกิดขึ้นที่เอาต์พุต DAC แรงดันไฟฟ้านี้เปรียบเทียบกับแรงดันไฟฟ้าขาเข้าที่ตัวเปรียบเทียบ หากสัญญาณอินพุตมากกว่าสัญญาณที่มาจาก DAC บิตที่สำคัญที่สุดของรหัสเอาต์พุตจะถูกตั้งค่าเป็น 1 มิฉะนั้นจะรีเซ็ตเป็น 0 ในรอบถัดไปโค้ดที่สร้างขึ้นบางส่วนด้วยวิธีนี้จะถูกป้อนอีกครั้ง ไปที่อินพุต DAC บิตถัดไปจะถูกตั้งค่าเป็นหนึ่งในนั้นและทำการเปรียบเทียบซ้ำ กระบวนการดำเนินต่อไปจนกว่าจะเปรียบเทียบบิตที่มีนัยสำคัญน้อยที่สุด ดังนั้น ในรูปแบบน ต้องใช้รหัสเอาต์พุต -bitน รอบการเปรียบเทียบระดับประถมศึกษาที่เหมือนกัน ซึ่งหมายความว่าสิ่งอื่น ๆ ที่เท่าเทียมกันความเร็วของ ADC ดังกล่าวจะลดลงเมื่อความจุเพิ่มขึ้น องค์ประกอบภายในของ ADC โดยประมาณอย่างต่อเนื่อง (DAC และตัวเปรียบเทียบ) ต้องมีความแม่นยำดีกว่าค่าครึ่งหนึ่งของบิตที่มีนัยสำคัญน้อยที่สุดของ ADC
แผนภาพบล็อกของขนาน (แฟลช ) ADC แสดงในรูปที่ 3.4
ในกรณีนี้แรงดันไฟฟ้าอินพุตจะถูกจ่ายเพื่อเปรียบเทียบกับอินพุตที่มีชื่อเดียวกันทันทีน -1 ตัวเปรียบเทียบ สัญญาณจากตัวแบ่งแรงดันไฟฟ้าที่มีความแม่นยำสูงซึ่งเชื่อมต่อกับแหล่งแรงดันไฟฟ้าอ้างอิงจะถูกป้อนเข้ากับอินพุตตรงข้ามของตัวเปรียบเทียบ ในกรณีนี้แรงดันไฟฟ้าจากเอาต์พุตของตัวแบ่งจะกระจายอย่างสม่ำเสมอตลอดช่วงสัญญาณอินพุตทั้งหมด ตัวเข้ารหัสลำดับความสำคัญจะสร้างสัญญาณเอาต์พุตดิจิตอลที่สอดคล้องกับตัวเปรียบเทียบสูงสุดพร้อมกับสัญญาณเอาต์พุตที่เปิดใช้งาน ดังนั้น เพื่อให้น ต้องมีการแปลงบิต 2 น ตัวต้านทานตัวแบ่งและ 2 น -1 ตัวเปรียบเทียบ นี่เป็นวิธีการแปลงที่เร็วที่สุดวิธีหนึ่ง อย่างไรก็ตามด้วยความลึกบิตที่มากจึงต้องใช้ฮาร์ดแวร์จำนวนมาก ความแม่นยำของตัวต้านทานตัวแบ่งและตัวเปรียบเทียบทั้งหมดควรจะดีกว่าครึ่งหนึ่งของค่าบิตที่มีนัยสำคัญน้อยที่สุด
แผนภาพบล็อกของ ADC การผสานรวมคู่แสดงในรูปที่ 3.5
 |
องค์ประกอบหลักของระบบคือสวิตช์อะนาล็อกซึ่งประกอบด้วยกุญแจสว 1, สว 2, สว 3, อินทิเกรเตอร์ AND, ตัวเปรียบเทียบ K และตัวนับ C กระบวนการแปลงประกอบด้วยสามเฟส (รูปที่ 3.6)
 |
กุญแจถูกปิดในระยะแรกสว 1 และปุ่มที่เหลือเปิดอยู่ ผ่านกุญแจปิดสว 1 แรงดันไฟฟ้าอินพุตจะถูกป้อนให้กับอินทิเกรเตอร์ซึ่งรวมสัญญาณอินพุตสำหรับช่วงเวลาที่กำหนด หลังจากช่วงเวลานี้ระดับเอาต์พุตอินทิเกรเตอร์จะเป็นสัดส่วนกับค่าสัญญาณอินพุต ในขั้นตอนที่สองของการเปลี่ยนแปลงที่สำคัญสว 1 เปิดขึ้นและปุ่มสว 2 ปิดและสัญญาณจากแหล่งแรงดันอ้างอิงถูกนำไปใช้กับอินพุทอินทิเกรเตอร์ ตัวเก็บประจุแบบอินทิเกรเตอร์จะถูกระบายออกจากแรงดันไฟฟ้าที่สะสมในช่วงการแปลงแรกในอัตราคงที่ตามสัดส่วนกับแรงดันอ้างอิง ขั้นตอนนี้จะดำเนินต่อไปจนกว่าแรงดันไฟฟ้าขาออกของตัวรวมจะลดลงเป็นศูนย์โดยเห็นได้จากเอาต์พุตของตัวเปรียบเทียบที่เปรียบเทียบสัญญาณของผู้รวมกับศูนย์ ระยะเวลาของขั้นตอนที่สองเป็นสัดส่วนกับแรงดันไฟฟ้าขาเข้าของตัวแปลง ในช่วงขั้นที่สองทั้งหมดพัลส์ความถี่สูงที่มีความถี่สอบเทียบจะถูกเทลงบนเคาน์เตอร์ ดังนั้น หลังจากขั้นตอนที่สองการอ่านค่าดิจิตอลของตัวนับจะเป็นสัดส่วนกับแรงดันไฟฟ้าขาเข้า ด้วยวิธีนี้ความแม่นยำที่ดีสามารถทำได้โดยไม่ต้องใช้ความต้องการสูงเกี่ยวกับความแม่นยำและความเสถียรของส่วนประกอบ โดยเฉพาะอย่างยิ่งเสถียรภาพของความจุของตัวรวมอาจไม่สูงเนื่องจากรอบการชาร์จและการคายประจุเกิดขึ้นในอัตราที่แปรผกผันกับความจุ ยิ่งไปกว่านั้นข้อผิดพลาดของการเปรียบเทียบและการชดเชยจะได้รับการชดเชยโดยการเริ่มต้นและสิ้นสุดที่แรงดันไฟฟ้าเดียวกันสำหรับแต่ละขั้นตอนการแปลง ในการปรับปรุงความถูกต้องจะใช้ขั้นตอนที่สามของการแปลงเมื่อป้อนข้อมูลของตัวรวมผ่านคีย์สว 3 ใช้สัญญาณศูนย์ เนื่องจากขั้นตอนนี้ใช้ตัวรวมและตัวเปรียบเทียบเดียวกันการลบข้อผิดพลาดเอาต์พุตเป็นศูนย์จากการวัดในภายหลังจะชดเชยข้อผิดพลาดที่เกี่ยวข้องกับการวัดที่อยู่ใกล้ศูนย์ ข้อกำหนดที่เข้มงวดไม่ได้กำหนดความถี่ของพัลส์นาฬิกาที่มาถึงเคาน์เตอร์ด้วยซ้ำ ช่วงเวลาคงที่ในขั้นตอนการแปลงแรกเกิดจากพัลส์เดียวกัน ข้อกำหนดที่เข้มงวดจะกำหนดเฉพาะกับกระแสไฟที่ปล่อยออกมานั่นคือ ไปยังแหล่งแรงดันไฟฟ้าอ้างอิง ข้อเสียของวิธีการแปลงนี้คือประสิทธิภาพต่ำ
ADC มีลักษณะเป็นพารามิเตอร์หลายตัวที่ทำให้สามารถเลือกอุปกรณ์เฉพาะตามข้อกำหนดของระบบได้ พารามิเตอร์ ADC ทั้งหมดสามารถแบ่งออกเป็นสองกลุ่ม: แบบคงที่และแบบไดนามิก อดีตกำหนดลักษณะความแม่นยำของอุปกรณ์เมื่อทำงานกับสัญญาณอินพุตที่คงที่หรือเปลี่ยนแปลงอย่างช้าๆและตัวหลังจะกำหนดลักษณะความเร็วของอุปกรณ์เพื่อรักษาความแม่นยำด้วยความถี่ที่เพิ่มขึ้นของสัญญาณอินพุต
ระดับของการหาปริมาณที่อยู่ใกล้กับศูนย์ของสัญญาณอินพุตสอดคล้องกับแรงดันไฟฟ้าของการเปลี่ยนระหว่างรหัส –0.5U LSB และ 0.5 U LSB (ครั้งแรกเกิดขึ้นเฉพาะในกรณีของสัญญาณอินพุตสองขั้ว) อย่างไรก็ตามในอุปกรณ์จริงแรงดันไฟฟ้าของการเปลี่ยนรหัสระหว่างกันเหล่านี้อาจแตกต่างจากค่าในอุดมคติเหล่านี้ เรียกว่าการเบี่ยงเบนของระดับจริงของแรงดันไฟฟ้าของการเปลี่ยนระหว่างรหัสเหล่านี้จากค่าอุดมคติ ข้อผิดพลาดออฟเซ็ตศูนย์สองขั้ว (ข้อผิดพลาด Bipolar Zero ) และ ข้อผิดพลาดออฟเซ็ตศูนย์ unipolar (ข้อผิดพลาด Zero Offset ) ตามลำดับ โดยทั่วไปแล้วช่วงการแปลงสองขั้วจะใช้ข้อผิดพลาดออฟเซ็ตเป็นศูนย์และโดยทั่วไปแล้วการแปลงแบบสองขั้วจะใช้ข้อผิดพลาดออฟเซ็ตเดียว ข้อผิดพลาดนี้นำไปสู่การกระจัดแบบขนานของลักษณะการเปลี่ยนแปลงจริงที่สัมพันธ์กับลักษณะอุดมคติตามแนวแกน abscissa (รูปที่ 3.7)
 |
ความเบี่ยงเบนของระดับสัญญาณอินพุตที่สอดคล้องกับการเปลี่ยนรหัสระหว่างกันล่าสุดจากค่าที่เหมาะสมU FSR -1.5 U LSB ถูกเรียก ข้อผิดพลาดเต็มสเกล (ข้อผิดพลาดเต็มมาตราส่วน)
ปัจจัยการแปลง ADC เรียกว่าแทนเจนต์ของความชันของเส้นตรงที่ลากผ่านจุดเริ่มต้นและจุดสิ้นสุดของลักษณะการเปลี่ยนแปลงจริง ความแตกต่างระหว่างมูลค่าที่แท้จริงและในอุดมคติของปัจจัยการแปลงเรียกว่า ข้อผิดพลาดของปัจจัยการแปลง (ได้รับข้อผิดพลาด ) (รูป 3.7) ซึ่งรวมถึงข้อผิดพลาด end-of-scale แต่ไม่รวมข้อผิดพลาดที่เป็นศูนย์ สำหรับช่วง unipolar จะถูกกำหนดให้เป็นความแตกต่างระหว่างข้อผิดพลาดเต็มสเกลกับข้อผิดพลาดออฟเซ็ตศูนย์เดียวและสำหรับช่วงสองขั้วเป็นความแตกต่างระหว่างข้อผิดพลาดเต็มสเกลกับข้อผิดพลาดออฟเซ็ตศูนย์สองขั้ว ในความเป็นจริงไม่ว่าในกรณีใดนี่คือส่วนเบี่ยงเบนของระยะห่างที่เหมาะสมระหว่างการเปลี่ยนรหัสระหว่างรหัสครั้งสุดท้ายและครั้งแรก (เท่ากับU FSR -2 U LSB ) จากมูลค่าที่แท้จริง
ข้อผิดพลาดในการชดเชยและอัตราการแปลงเป็นศูนย์สามารถชดเชยได้โดยการปรับปรีแอมป์ ADC ในการทำเช่นนี้คุณต้องมีโวลต์มิเตอร์ที่มีความแม่นยำอย่างน้อย 0.1U LSB ... ในการทำให้ข้อผิดพลาดทั้งสองนี้เป็นอิสระข้อผิดพลาดในการชดเชยศูนย์จะได้รับการแก้ไขก่อนจากนั้นข้อผิดพลาดของปัจจัยการแปลงในการแก้ไขข้อผิดพลาดออฟเซ็ต ADC คุณต้อง:
1. ตั้งค่าแรงดันไฟฟ้าเข้าที่ 0.5U LSB;
2. ปรับออฟเซ็ตของปรีแอมป์ ADC จนกระทั่ง ADC เปลี่ยนเป็นสถานะ 00 ... 01
ในการแก้ไขข้อผิดพลาดของปัจจัยการแปลงคุณต้อง:
1. ตั้งค่าแรงดันไฟฟ้าเข้าให้ตรงกับระดับU FSR -1.5 U LSB;
2. ปรับอัตราขยายของปรีแอมพลิไฟเออร์ ADC จนกระทั่ง ADC เปลี่ยนเป็นสถานะ 11 ... 1
เนื่องจากความไม่สมบูรณ์ขององค์ประกอบของวงจร ADC ขั้นตอนที่จุดต่าง ๆ ของลักษณะ ADC จึงแตกต่างกันในขนาดและไม่เท่ากันU LSB (รูปที่ 3.8)
 |
การเบี่ยงเบนของระยะห่างระหว่างจุดกึ่งกลางของขั้นตอนการหาปริมาณจริงที่อยู่ติดกันสองขั้นจากค่าในอุดมคติของขั้นตอนการหาปริมาณU LSB เรียกว่า ความไม่เชิงเส้นที่แตกต่างกัน (DNL - ความไม่เชิงเส้นที่แตกต่างกัน)ถ้า DNL มากกว่าหรือเท่ากันU LSB จากนั้น ADC อาจมีสิ่งที่เรียกว่า "รหัสที่หายไป" (รูปที่ 3.3) สิ่งนี้นำไปสู่การเปลี่ยนแปลงอย่างกะทันหันของ ADC Gain ซึ่งในระบบควบคุมวงปิดอาจทำให้สูญเสียเสถียรภาพได้
สำหรับแอปพลิเคชันที่มีความสำคัญในการรักษาสัญญาณเอาต์พุตด้วยความแม่นยำที่กำหนดสิ่งสำคัญคือต้องจับคู่รหัสเอาต์พุต ADC กับแรงดันไฟฟ้าการเปลี่ยนระหว่างรหัส ค่าเบี่ยงเบนสูงสุดของจุดศูนย์กลางของขั้นตอนการหาปริมาณที่มีต่อลักษณะที่แท้จริงของ ADC จากลักษณะเชิงเส้นเรียกว่า ความไม่เชิงเส้นเชิงปริพันธ์ (INL - Integral Nonlinearity) หรือความถูกต้องสัมพัทธ์ (ความแม่นยำสัมพัทธ์) ADC (รูปที่ 3.9)
 |
ลักษณะเชิงเส้นถูกวาดผ่านจุดสุดขั้วของลักษณะการแปลงจริงหลังจากได้รับการปรับเทียบแล้วนั่นคือ กำจัดข้อผิดพลาดออฟเซ็ตศูนย์และปัจจัยการแปลง
แทบจะเป็นไปไม่ได้เลยที่จะชดเชยข้อผิดพลาดของความแตกต่างและความไม่เชิงเส้นเชิงปริพันธ์ด้วยวิธีง่ายๆ
ADC ความละเอียด (ความละเอียด ) คือผลต่างของจำนวนชุดรหัสสูงสุดที่เอาต์พุต ADC
(3.8).
พารามิเตอร์นี้กำหนดระดับต่ำสุดของสัญญาณอินพุต (เทียบกับสัญญาณแอมพลิจูดเต็ม) ที่ ADC สามารถรับรู้ได้
ความแม่นยำและความละเอียดเป็นสองลักษณะที่เป็นอิสระ ความละเอียดมีบทบาทสำคัญเมื่อมีความสำคัญในการระบุช่วงไดนามิกที่ระบุของสัญญาณอินพุต ความแม่นยำมีความสำคัญอย่างยิ่งเมื่อจำเป็นต้องรักษาค่าที่ควบคุมไว้ในระดับที่กำหนดด้วยความแม่นยำคงที่
ช่วงไดนามิก ADC (DR - ช่วงไดนามิค ) คืออัตราส่วนของระดับแรงดันไฟฟ้าขาเข้าที่รับรู้สูงสุดถึงต่ำสุดซึ่งแสดงเป็น dB
(3.9).
พารามิเตอร์นี้กำหนดจำนวนข้อมูลสูงสุดที่ ADC สามารถส่งได้ ดังนั้นสำหรับ ADC 12 บิตDR \u003d 72 เดซิเบล
คุณลักษณะของ ADC จริงแตกต่างจากลักษณะของอุปกรณ์ในอุดมคติเนื่องจากความไม่สมบูรณ์ขององค์ประกอบของอุปกรณ์จริง ลองพิจารณาพารามิเตอร์บางตัวที่แสดงลักษณะของ ADC จริง
อัตราส่วนสัญญาณต่อเสียงรบกวน (SNR - อัตราส่วนสัญญาณต่อเสียงรบกวน ) คืออัตราส่วนของค่า rms ของสัญญาณไซน์อินพุทต่อค่า rms ของสัญญาณรบกวนซึ่งกำหนดให้เป็นผลรวมของส่วนประกอบสเปกตรัมอื่น ๆ ทั้งหมดถึงครึ่งหนึ่งของความถี่ในการสุ่มตัวอย่างโดยไม่คำนึงถึงส่วนประกอบคงที่ เพื่อความสมบูรณ์แบบน -bit ADC ที่สร้างสัญญาณรบกวนเชิงปริมาณเท่านั้นSNR แสดงเป็นเดซิเบลสามารถกำหนดเป็น
(3.10),
โดยที่ N - ความลึกบิต ADC ดังนั้นสำหรับ ADC ในอุดมคติ 12 บิตSNR \u003d 74 เดซิเบล ค่านี้มากกว่าค่าของช่วงไดนามิกของ ADC เดียวกันตั้งแต่นั้นเป็นต้นมา ระดับสัญญาณต่ำสุดที่รับรู้ต้องมากกว่าระดับเสียงรบกวน สูตรนี้พิจารณาเฉพาะเสียงรบกวนเชิงปริมาณและไม่คำนึงถึงแหล่งที่มาของเสียงรบกวนอื่น ๆ ที่มีอยู่ใน ADC จริง ดังนั้นค่าSNR สำหรับ ADC จริงตามกฎแล้วต่ำกว่าอุดมคติ ค่าโดยทั่วไปSNR สำหรับ ADC จริง 12 บิตจะอยู่ที่ 68-70 dB
หากสัญญาณเข้ามีการแกว่งน้อยU FSR จากนั้นต้องปรับสูตรสุดท้าย
(3.11),
โดยที่ K OS คือการลดทอนสัญญาณอินพุตซึ่งแสดงเป็น dB ดังนั้นหากสัญญาณอินพุตของ ADC 12 บิตมีแอมพลิจูด 10 เท่าน้อยกว่าครึ่งหนึ่งของแรงดันไฟฟ้าเต็มสเกล K OS \u003d -20 dB และSNR \u003d 74 dB - 20 dB \u003d 54 dB
คุ้มจริงSNR สามารถใช้สำหรับ การกำหนดจำนวนบิต ADC ที่มีประสิทธิภาพ(ENOB - จำนวนบิตที่มีประสิทธิภาพ ). มันถูกกำหนดโดยสูตร
(3.12).
ตัวบ่งชี้นี้สามารถแสดงถึงอำนาจชี้ขาดที่แท้จริงของ ADC จริงตัวอย่างเช่น ADC 12 บิตซึ่งมีSNR \u003d 68 dB สำหรับสัญญาณที่มี K OS \u003d -20 dB คือ 7 บิต (ENOB \u003d 7.68) ค่า ENOB ขึ้นอยู่กับความถี่ของสัญญาณอินพุตอย่างมากนั่นคือ ความจุ ADC ที่มีประสิทธิภาพจะลดลงตามความถี่ที่เพิ่มขึ้น
ความผิดเพี้ยนของฮาร์มอนิกทั้งหมด (THD - ความผิดเพี้ยนของฮาร์มอนิกทั้งหมด ) คืออัตราส่วนของผลรวมของค่า rms ของฮาร์มอนิกที่สูงขึ้นทั้งหมดกับค่า rms ของฮาร์มอนิกพื้นฐาน
(3.13),
โดยที่ n โดยปกติจะ จำกัด ไว้ที่ 6 หรือ 9 พารามิเตอร์นี้แสดงถึงระดับความผิดเพี้ยนของฮาร์มอนิกของสัญญาณเอาท์พุต ADC เมื่อเปรียบเทียบกับอินพุตTHD เพิ่มขึ้นตามความถี่ของสัญญาณอินพุต
แบนด์วิธเต็มกำลัง (FPBW - แบนด์วิดท์พลังงานเต็มรูปแบบ ) คือความถี่สูงสุดของสัญญาณอินพุตที่มีการแกว่งเต็มสเกลที่แอมพลิจูดของส่วนประกอบพื้นฐานที่สร้างขึ้นใหม่จะลดลงไม่เกิน 3 dB ด้วยการเพิ่มความถี่ของสัญญาณอินพุตวงจรอะนาล็อกของ ADC จะไม่มีเวลาประมวลผลการเปลี่ยนแปลงด้วยความแม่นยำที่กำหนดซึ่งนำไปสู่การลดลงของค่าสัมประสิทธิ์การแปลงของ ADC ที่ความถี่สูง
ตั้งเวลา (ตั้งเวลา ) เป็นเวลาที่ ADC ใช้ในการบรรลุความแม่นยำเล็กน้อยหลังจากที่สัญญาณขั้นตอนที่มีแอมพลิจูดเท่ากับสัญญาณอินพุตเต็มช่วงถูกนำไปใช้กับอินพุต พารามิเตอร์นี้ถูก จำกัด เนื่องจากความเร็ว จำกัด ของโหนด ADC ต่างๆ
เนื่องจากข้อผิดพลาดหลายประเภทลักษณะของ ADC จริงจึงไม่ใช่เชิงเส้น หากสัญญาณถูกนำไปใช้กับอินพุตของอุปกรณ์ที่มีความไม่เป็นเชิงเส้นสเปกตรัมซึ่งประกอบด้วยสองฮาร์มอนิกf a และ f b จากนั้นในสเปกตรัมของสัญญาณเอาท์พุตของอุปกรณ์ดังกล่าวนอกเหนือไปจากฮาร์มอนิกพื้นฐานแล้วซับฮาร์โมนิกแบบผสมผสานที่มีความถี่ , โดยที่ม., น \u003d 1,2,3, ... subharmonics ลำดับที่สองคือf a + f b, f a - f b , subharmonics ของลำดับที่สามคือ 2f a + f b, 2 f a - f b, f a +2 f b, f a -2 f b ... หากไซนัสอินพุตมีความถี่ใกล้ที่อยู่ใกล้กับปลายด้านบนของพาสแบนด์ซับฮาร์โมนิกลำดับที่สองจะอยู่ห่างจากไซนัสอินพุตและอยู่ในย่านความถี่ต่ำในขณะที่ซับฮาร์โมนิกลำดับที่สามมีความถี่ใกล้เคียงกับความถี่อินพุต
ค่าสัมประสิทธิ์การบิดเบือนระหว่างการมอดูเลต (ความผิดเพี้ยนของ Intermodulatin ) คืออัตราส่วนของผลรวมของค่า rms ของซับฮาร์โมนิกแบบ intermodulation ของคำสั่งหนึ่งกับผลรวมของค่า rms ของฮาร์มอนิกพื้นฐานซึ่งแสดงเป็น dB
(3.14).
วิธีการแปลงอนาล็อกเป็นดิจิทัลต้องใช้เวลาพอสมควรในการทำให้เสร็จสมบูรณ์ ภายใต้ เวลาในการแปลง ADC (เวลาแปลง ) ถูกเข้าใจว่าเป็นช่วงเวลานับจากช่วงเวลาที่สัญญาณอนาล็อกมาถึงที่อินพุต ADC จนกระทั่งรหัสเอาต์พุตที่เกี่ยวข้องปรากฏขึ้น หากสัญญาณอินพุตของ ADC เปลี่ยนแปลงตามเวลาเวลาแปลงสุดท้ายของ ADC จะนำไปสู่การปรากฏตัวของสิ่งที่เรียกว่า รูรับแสงผิดพลาด(รูปที่ 3.10)
 |
สัญญาณเริ่มต้นการแปลงมาถึงในขณะนี้เสื้อ 0 และรหัสผลลัพธ์จะปรากฏขึ้นในขณะนี้เสื้อ 1 ... ในช่วงเวลานี้สัญญาณอินพุตได้รับการจัดการเพื่อเปลี่ยนแปลงตามค่างยู ... มีความไม่แน่นอน: ระดับของค่าสัญญาณอินพุตในช่วงยู 0 - ยู 0 + งยู รหัสผลลัพธ์ที่ระบุตรงกัน เพื่อรักษาความถูกต้องของการแปลงในระดับของหน่วยบิตที่มีนัยสำคัญน้อยที่สุดจำเป็นที่ในช่วงเวลาการแปลงการเปลี่ยนแปลงค่าสัญญาณที่อินพุต ADC จะต้องไม่เกินค่าของหน่วยบิตที่มีนัยสำคัญน้อย
(3.15).
การเปลี่ยนแปลงระดับสัญญาณระหว่างการแปลงสามารถคำนวณได้โดยประมาณเป็น
(3.16),
คุณอยู่ที่ไหน - แรงดันไฟฟ้าอินพุต ADCT ค - เวลาในการแปลง เราได้รับการแทนที่ (3.16) เป็น (3.15)
(3.17).
หากอินพุตเป็นสัญญาณรูปซายน์ที่มีความถี่ฉ
(3.18),
แล้วอนุพันธ์ของมันจะเป็น
(3.19).
ใช้ค่าสูงสุดเมื่อโคไซน์เป็น 1 การแทนที่ (3.9) ใน (3.7) โดยคำนึงถึงสิ่งนี้เราจะได้
, หรือ
(3.20)
เวลาแปลงที่ จำกัด ของ ADC นำไปสู่ข้อกำหนดในการ จำกัด อัตราการเปลี่ยนแปลงของสัญญาณอินพุต เพื่อลดความผิดพลาดของรูรับแสงเป็นต้น ลดข้อ จำกัด ของอัตราการเปลี่ยนแปลงของสัญญาณอินพุตของ ADC ที่อินพุตของตัวแปลงถูกตั้งค่าที่เรียกว่า อุปกรณ์ดึงข้อมูล (FDD) (ติดตาม / ถือหน่วย ). แผนภาพที่เรียบง่ายของ UVC แสดงในรูปที่ 3.11
 |
อุปกรณ์นี้มีโหมดการทำงานสองโหมด ได้แก่ โหมดสุ่มตัวอย่างและโหมดล็อค โหมดการสุ่มตัวอย่างสอดคล้องกับสถานะปิดของคีย์สว ... ในโหมดนี้แรงดันไฟฟ้าขาออกของ UVC จะทำซ้ำแรงดันไฟฟ้าขาเข้า โหมดล็อคถูกเปิดใช้งานโดยคำสั่งของปุ่มเปิดสว ... ในกรณีนี้การเชื่อมต่อระหว่างอินพุตและเอาต์พุตของ UVC จะถูกขัดจังหวะและสัญญาณเอาต์พุตจะยังคงอยู่ในระดับคงที่ซึ่งสอดคล้องกับระดับของสัญญาณอินพุตในขณะที่ได้รับคำสั่งสลักเนื่องจากมีประจุสะสมอยู่ ตัวเก็บประจุ ดังนั้นหากคุณให้คำสั่งสลักก่อนเริ่มการแปลง ADC สัญญาณเอาต์พุตของ UVC จะยังคงอยู่ในระดับคงที่ตลอดเวลาการแปลงทั้งหมด หลังจากสิ้นสุดการแปลง UVC จะถูกถ่ายโอนไปยังโหมดสุ่มตัวอย่างอีกครั้ง การทำงานของ UVC จริงนั้นค่อนข้างแตกต่างจากเคสในอุดมคติซึ่งอธิบายไว้ (รูปที่ 3.12)
 |
(3.21),
โดยที่ฉ - ความถี่ของสัญญาณอินพุตเสื้อก คือขนาดของความไม่แน่นอนของรูรับแสง
ใน UVC จริงสัญญาณเอาท์พุตจะไม่เปลี่ยนแปลงอย่างสมบูรณ์ในช่วงเวลาการแปลงที่ จำกัด ตัวเก็บประจุจะค่อยๆระบายออกพร้อมกับกระแสอินพุตขนาดเล็กของบัฟเฟอร์เอาต์พุต เพื่อรักษาความถูกต้องตามที่กำหนดจำเป็นที่ในระหว่างการแปลงค่าตัวเก็บประจุจะไม่เปลี่ยนแปลงเกิน 0.5U LSB.
ตัวแปลงดิจิตอลเป็นอนาล็อก โดยปกติจะติดตั้งที่เอาต์พุตของระบบไมโครโปรเซสเซอร์เพื่อแปลงรหัสเอาต์พุตเป็นสัญญาณแอนะล็อกที่จ่ายให้กับวัตถุควบคุมแบบต่อเนื่อง การตอบสนองแบบคงที่ในอุดมคติสำหรับ DAC 3 บิตแสดงในรูปที่ 3.13
 |
จุดเริ่มต้นของลักษณะ กำหนดเป็นจุดที่สอดคล้องกับรหัสอินพุตแรก (ศูนย์)คุณ 00 ... 0 . จุดสิ้นสุดของลักษณะกำหนดให้เป็นจุดที่สอดคล้องกับรหัสอินพุตล่าสุดยู 11 ... 1 ... คำจำกัดความของช่วงแรงดันไฟฟ้าขาออกหน่วยของตัวเลขที่มีนัยสำคัญน้อยที่สุดของการหาปริมาณข้อผิดพลาดในการชดเชยศูนย์ข้อผิดพลาดปัจจัยการแปลงจะคล้ายกับลักษณะที่สอดคล้องกันของ ADC
จากมุมมองขององค์กรโครงสร้าง DAC มีตัวเลือกที่น้อยกว่ามากสำหรับการสร้างตัวแปลง โครงสร้างหลักของ DAC เป็นสิ่งที่เรียกว่า "เชื่อมต่อแผนภาพ R -2 R” (รูปที่ 3.14)
มันง่ายที่จะแสดงว่ากระแสไฟฟ้าเข้าของวงจรเป็นอย่างไรฉันใน \u003d U REF / R และกระแสของการเชื่อมโยงต่อเนื่องของวงจรฉันเข้า / 2 ฉันเข้า / 4 ฉันเข้า / 8 ฯลฯ ในการแปลงรหัสดิจิทัลอินพุตเป็นกระแสเอาต์พุตก็เพียงพอที่จะรวบรวมกระแสทั้งหมดของแขนที่สอดคล้องกับรหัสอินพุตที่จุดเอาต์พุตของตัวแปลง (รูปที่ 3.15)
 |
หากเชื่อมต่อแอมพลิฟายเออร์ที่ใช้งานได้กับจุดเอาต์พุตของตัวแปลงแรงดันไฟฟ้าขาออกสามารถกำหนดเป็น
(3.22),
โดยที่ K - ใส่รหัสดิจิทัลน - ความจุหลักของ DAC
DAC ที่มีอยู่ทั้งหมดจะแบ่งออกเป็นสองกลุ่มใหญ่ ๆ ได้แก่ DAC พร้อมเอาต์พุตปัจจุบันและ DAC พร้อมเอาต์พุตแรงดันไฟฟ้า ความแตกต่างระหว่างพวกเขาอยู่ที่การไม่มีหรือการปรากฏตัวของขั้นตอนสุดท้ายบนแอมพลิฟายเออร์ปฏิบัติการในชิป DAC DAC เอาต์พุตแรงดันไฟฟ้าเป็นอุปกรณ์ที่สมบูรณ์กว่าและต้องการองค์ประกอบเพิ่มเติมน้อยลงในการทำงาน อย่างไรก็ตามขั้นตอนสุดท้ายพร้อมกับพารามิเตอร์ของโครงร่างบันไดจะกำหนดพารามิเตอร์ไดนามิกและความแม่นยำของ DAC การติดตั้งแอมพลิฟายเออร์ที่แม่นยำและความเร็วสูงบนชิปตัวเดียวที่มี DAC มักเป็นเรื่องยาก ดังนั้น DAC ความเร็วสูงส่วนใหญ่จึงมีเอาต์พุตกระแส
ความไม่แตกต่างเชิงเส้น สำหรับ DAC ถูกกำหนดให้เป็นส่วนเบี่ยงเบนของระยะห่างระหว่างสองระดับที่อยู่ติดกันของสัญญาณเอาต์พุตอนาล็อกจากค่าที่เหมาะU LSB ... ค่าความไม่เชิงเส้นที่แตกต่างกันที่มีมูลค่าสูงสามารถทำให้ DAC กลายเป็นไม่เชิงเดี่ยวได้ ซึ่งหมายความว่าการเพิ่มขึ้นของรหัสดิจิทัลจะนำไปสู่การลดลงของสัญญาณเอาต์พุตในบางส่วนของคุณสมบัติ (รูปที่ 3.16) สิ่งนี้สามารถนำไปสู่การสร้างที่ไม่ต้องการในระบบ
 |
ความไม่เป็นเชิงปริพันธ์ สำหรับ DAC จะถูกกำหนดให้เป็นค่าเบี่ยงเบนที่มากที่สุดของระดับเอาต์พุตอนาล็อกจากเส้นตรงที่ลากผ่านจุดที่สอดคล้องกับรหัสแรกและรหัสสุดท้ายหลังจากที่ปรับแล้ว
ตั้งเวลา DAC หมายถึงช่วงเวลาที่สัญญาณเอาต์พุต DAC ถูกตั้งค่าในระดับที่กำหนดโดยมีข้อผิดพลาดไม่เกิน 0.5U LSB หลังจากที่รหัสอินพุตเปลี่ยนจาก 00 ... 0 เป็น 11 ... 1. หาก DAC มีการลงทะเบียนอินพุทเวลาในการตกตะกอนส่วนหนึ่งเกิดจากความล่าช้าคงที่ในการส่งผ่านของสัญญาณดิจิทัลและมีเพียงส่วนที่เหลือเท่านั้นที่เกิดจากความเฉื่อยของวงจร DAC เอง ดังนั้นเวลาในการตกตะกอนมักจะไม่ได้วัดจากช่วงเวลาที่รหัสใหม่มาถึงที่อินพุต DAC แต่จากช่วงเวลาที่สัญญาณเอาต์พุตที่ตรงกับรหัสใหม่เริ่มเปลี่ยนไปเป็นช่วงที่สัญญาณเอาต์พุตถูกสร้างขึ้นด้วยความแม่นยำ0.5U LSB (รูปที่ 3.17)
 |
ในกรณีนี้เวลาในการตกตะกอนจะกำหนดอัตราการสุ่มตัวอย่างสูงสุดของ DAC
(3.23),
ที่ไหน t S - เวลาในการตกตะกอน
วงจรดิจิตอลอินพุต DAC มีความเร็ว จำกัด นอกจากนี้ความเร็วในการแพร่กระจายของสัญญาณที่สอดคล้องกับบิตต่าง ๆ ของรหัสอินพุตไม่เท่ากันเนื่องจากการแพร่กระจายของพารามิเตอร์ขององค์ประกอบและคุณสมบัติของวงจร เป็นผลให้แขนของวงจรบันได DAC เมื่อมีรหัสใหม่มาถึงจะไม่สลับแบบซิงโครนัส แต่มีความล่าช้าบางอย่างที่สัมพันธ์กัน สิ่งนี้นำไปสู่ความจริงที่ว่าในแผนภาพของแรงดันไฟฟ้าขาออกของ DAC เมื่อส่งผ่านจากค่าคงที่หนึ่งไปยังอีกค่าหนึ่งจะสังเกตเห็นการเพิ่มขึ้นของแอมพลิจูดและทิศทางต่างๆ (รูปที่ 3.18)
 |
 |
ตามอัลกอริธึมการดำเนินการ DAC เป็นเครื่องขยายตัวแบบศูนย์ลำดับการตอบสนองความถี่ซึ่งสามารถแสดงได้ด้วยนิพจน์
(3.24),
ที่ไหน ว เอส - ความถี่ในการสุ่มตัวอย่าง การตอบสนองความถี่ของ DAC แสดงในรูปที่ 3.20
 |
อย่างที่คุณเห็นที่ความถี่ 0.5ว เอส สัญญาณที่สร้างขึ้นใหม่ถูกลดทอนลง 3.92 dB เมื่อเทียบกับส่วนประกอบความถี่ต่ำของสัญญาณ ดังนั้นจึงมีการบิดเบือนสเปกตรัมของสัญญาณที่สร้างขึ้นใหม่เล็กน้อย ในกรณีส่วนใหญ่ความผิดเพี้ยนเล็กน้อยนี้ไม่มีผลต่อประสิทธิภาพของระบบอย่างมีนัยสำคัญ อย่างไรก็ตามในกรณีที่ต้องการความเป็นเชิงเส้นที่เพิ่มขึ้นของลักษณะสเปกตรัมของระบบ (ตัวอย่างเช่นในระบบประมวลผลเสียง) เพื่อทำให้สเปกตรัมที่เกิดขึ้นแบนราบที่เอาต์พุต DAC จำเป็นต้องติดตั้งฟิลเตอร์สร้างใหม่พิเศษด้วย a ลักษณะความถี่ของประเภทx / บาป (x)
กำลังโหลด ...