Prevodové zariadenia DAC a ADC. Analógovo-digitálne prevodníky (ADC): účel, zariadenie, použitie

Rozlíšenie ADC - minimálna zmena hodnoty analógového signálu, ktorý je možné previesť daným ADC - súvisí s jeho kapacitou. V prípade jediného merania bez zohľadnenia šumu sa rozlíšenie určuje priamo bitness ADC.

Kapacita ADC charakterizuje počet diskrétnych hodnôt, ktoré môže prevodník na výstup priviesť. V binárnych ADC sa meria v bitoch, v ternárnych ADC sa meria v tritoch. Napríklad binárny 8-bitový ADC je schopný odvtedy produkovať 256 diskrétnych hodnôt (0 ... 255) 2 8 \u003d 256 (\\ Displaystyle 2 ^ (8) \u003d 256), ternárny 8-bitový ADC je schopný 6561 diskrétnych hodnôt, pretože 3 8 \u003d 6561 (\\ Displaystyle 3 ^ (8) \u003d 6561).

Rozlíšenie napätia sa rovná rozdielu napätia zodpovedajúcemu maximálnemu a minimálnemu výstupnému kódu vydelenému počtom diskrétnych výstupných hodnôt. Napríklad:

  • Príklad 1
    • Vstupný rozsah \u003d 0 až 10 voltov
    • Bit ADC 12 bitov: 2 12 \u003d 4096 úrovní kvantovania
    • Binárne rozlíšenie napätia ADC: (10-0) / 4096 \u003d 0,00244 voltov \u003d 2,44 mV
    • Bitová hĺbka ternárneho kódu ADC 12: 3 12 \u003d 531 441 úroveň kvantovania
    • Ternárne rozlíšenie napätia ADC: (10-0) / 531441 \u003d 0,0188 mV \u003d 18,8 μV
  • Príklad 2
    • Vstupný rozsah \u003d -10 až +10 voltov
    • Bitová hĺbka bitovej ADC 14 bitov: 2 14 \u003d 16 384 úrovní kvantovania
    • Binárne rozlíšenie napätia ADC: (10 - (- 10)) / 16384 \u003d 20/16384 \u003d 0,00122 voltov \u003d 1,22 mV
    • Bitová hĺbka ternárneho ADC 14 trit: 3 14 \u003d 4 782 969 úrovní kvantovania
    • Rozlíšenie napätia ternárneho ADC: (10 - (- 10)) / 4782969 \u003d 0,00418 mV \u003d 4,18 μV

V praxi je rozlíšenie ADC obmedzené pomerom signálu k šumu vstupného signálu. Pri vysokej intenzite šumu na vstupe ADC je nemožné rozlíšiť susedné úrovne vstupného signálu, to znamená, že sa zhoršuje rozlíšenie. V tomto prípade je skutočne dosiahnuteľné rozlíšenie opísané pomocou efektívna bitová hĺbka (angl. efektívny počet bitov, ENOB), čo je menej ako skutočná bitová hĺbka ADC. Pri prevode vysoko hlučného signálu sú najmenej významné bity výstupného kódu prakticky zbytočné, pretože obsahujú šum. Na dosiahnutie deklarovanej bitovej šírky by mal byť pomer signálu k šumu vstupného signálu pre každý bit bitovej hĺbky približne 6 dB (6 dB zodpovedá dvojnásobnej zmene úrovne signálu).

Typy premeny

Podľa metódy použitých algoritmov je ADC rozdelený na:

  • Postupná aproximácia
  • Sériová modulácia delta sigma
  • Paralelné jednostupňové
  • Paralelný dvoj- a viacstupňový dopravník

ADC prvých dvoch typov znamenajú povinné použitie zariadenia na odber a ukladanie vzoriek (UWH). Toto zariadenie slúži na ukladanie analógovej hodnoty signálu na čas potrebný na vykonanie prevodu. Bez neho bude výsledok konverzie sériového ADC neplatný. Vyrábajú sa integrované ADC postupnej aproximácie, ktoré oba obsahujú UVR a vyžadujú externé UVR [ ] .

Lineárne ADC

Väčšina ADC sa považuje za lineárnu, hoci analógovo-digitálna konverzia je v skutočnosti nelineárny proces (pretože operácia mapovania spojitého do diskrétneho priestoru je nelineárna).

Termín lineárny vo vzťahu k ADC znamená, že rozsah vstupných hodnôt zobrazených na výstupnej digitálnej hodnote lineárne súvisí s touto výstupnou hodnotou, to znamená s výstupnou hodnotou k sa dosiahne, keď sa vstupné hodnoty pohybujú od

m(k + b) m(k + 1 + b),

kde m a b - niektoré konštanty. Neustále bzvyčajne 0 alebo -0,5. Ak b \u003d 0, volá sa ADC nenulový kvantizátor (stredný vzostup), ak b \u003d −0,5, potom sa volá ADC kvantizátor s nulou v strede kvantovacieho kroku (stredný behúň).

Nelineárne ADC

Dôležitým parametrom popisujúcim nelinearitu je integrálna nelinearita (INL) a diferenciálna nelinearita (DNL).

Chyba clony (jitter)

Digitalizujme sínusový signál x (t) \u003d A hriech \u2061 2 π F 0 t (\\ Displaystyle x (t) \u003d A \\ sin 2 \\ pi f_ (0) t)... V ideálnom prípade sa vzorky odoberajú v pravidelných intervaloch. V skutočnosti však čas vzorkovania podlieha fluktuáciám v dôsledku chvenia prednej časti hodinového signálu ( chvenie hodín). Za predpokladu, že neistota času vzorkovania je rádová Δ t (\\ Displaystyle \\ Delta t), zistíme, že chybu spôsobenú týmto javom možno odhadnúť na

E a p ≤ | x ′ (t) Δ t | ≤ 2 A π F 0 Δ T (\\ Displaystyle E_ (ap) \\ leq | x "(t) \\ Delta t | \\ leq 2A \\ pi f_ (0) \\ Delta t).

Chyba je pri nízkych frekvenciách pomerne malá, ale pri vysokých frekvenciách sa môže výrazne zvýšiť.

Účinok chyby clony možno ignorovať, ak je jej veľkosť v porovnaní s chybou kvantovania relatívne malá. Môžete teda nastaviť nasledujúce požiadavky na chvenie synchronizačného signálu:

Δ t< 1 2 q π f 0 {\displaystyle \Delta t<{\frac {1}{2^{q}\pi f_{0}}}} ,

kde q (\\ Displaystyle q) - bitová hĺbka ADC.

Bitová hĺbka ADC Maximálna vstupná frekvencia
44,1 kHz 192 kHz 1 MHz 10 MHz 100 MHz
8 28,2 ns 6,48 ns 1,24 ns 124 ps 12,4 ps
10 7,05 ns 1,62 ns 311 ps 31,1 ps 3,11 ps
12 1,76 ns 405 ps 77,7 ps 7,77 ps 777 fs
14 441 ps 101 ps 19,4 ps 1,94 ps 194 fs
16 110 ps 25,3 ps 4,86 ps 486 fs 48,6 fs
18 27,5 ps 6,32 ps 1,21 ps 121 fs 12,1 fs
24 430 fs 98,8 fs 19,0 fs 1,9 fs 190 ako

Z tejto tabuľky môžeme vyvodiť záver, že je vhodné použiť ADC s určitou bitovou kapacitou, berúc do úvahy obmedzenia uložené jitterom synchronizačného frontu ( chvenie hodín). Napríklad je nezmyselné používať na nahrávanie zvuku presný 24-bitový ADC, ak systém distribúcie hodín nie je schopný poskytnúť ultranízku neistotu.

Všeobecne je kvalita hodinového signálu nesmierne dôležitá nielen z tohto dôvodu. Napríklad z popisu mikroobvodu AD9218 (Analógové zariadenia):

Akýkoľvek vysokorýchlostný ADC je mimoriadne citlivý na kvalitu vzorkovacích hodín poskytovaných používateľom. Sledovací obvod je v podstate zmiešavač. Akýkoľvek šum, skreslenie alebo chvenie časovania na hodinách sú kombinované s požadovaným signálom na analógovo-digitálnom výstupe.

To znamená, že akýkoľvek vysokorýchlostný ADC je mimoriadne citlivý na kvalitu digitalizovanej frekvencie hodín dodávanú používateľom. Obvod vzorkovania a ukladania je v podstate zmiešavač (multiplikátor). Akýkoľvek šum, skreslenie alebo chvenie hodinovej frekvencie sa zmieša s užitočným signálom a privádza sa na digitálny výstup.

Frekvencia vzorkovania

Analógový signál je spojitou funkciou času; v ADC sa prevádza na postupnosť digitálnych hodnôt. Preto je potrebné určiť vzorkovaciu frekvenciu digitálnych hodnôt z analógového signálu. Volá sa frekvencia, s akou sa vytvárajú digitálne hodnoty vzorkovacia frekvencia ADC.

Neustále sa meniaci signál s obmedzeným spektrálnym pásmom sa digitalizuje (to znamená, že hodnoty signálu sa merajú v časovom intervale) T je vzorkovacia doba) a pôvodný signál môže byť presne tak obnovená z časovo diskrétnych hodnôt interpoláciou. Presnosť rekonštrukcie je obmedzená chybou kvantovania. Podľa vety Kotelnikov-Shannon je však presná rekonštrukcia možná iba vtedy, ak je vzorkovacia frekvencia vyššia ako dvojnásobok maximálnej frekvencie v signálnom spektre.

Pretože skutočné ADC nemôžu vykonať A / D prevod okamžite, musí sa analógová vstupná hodnota udržiavať konštantná aspoň od začiatku do konca procesu prevodu (tento časový interval sa nazýva doba konverzie). Tento problém sa rieši použitím špeciálneho obvodu na vstupe ADC - zariadenia na vzorkovanie a zadržanie (UVC). UVC spravidla ukladá vstupné napätie na kondenzátore, ktorý je pripojený na vstup pomocou analógového spínača: keď je spínač zatvorený, vstupný signál sa vzorkuje (kondenzátor sa nabíja na vstupné napätie), po otvorení sa uloží. Mnoho ADC vyrobených vo forme integrovaných obvodov obsahuje zabudované UVC.

Spektrálne aliasy (aliasing)

Všetky ADC pracujú so vzorkovaním vstupných hodnôt v stanovených intervaloch. Preto sú výstupné hodnoty neúplným obrazom toho, čo sa vstupuje. Pri pohľade na výstupné hodnoty neexistuje spôsob, ako zistiť, ako sa vstup choval. medzi vzorky. Ak je známe, že vstupný signál sa mení dostatočne pomaly vzhľadom na vzorkovaciu frekvenciu, potom sa dá predpokladať, že stredné hodnoty medzi vzorkami sú niekde medzi hodnotami týchto vzoriek. Ak sa vstupný signál rýchlo zmení, potom nie je možné urobiť žiadne predpoklady o stredných hodnotách vstupného signálu, a preto je nemožné jednoznačne obnoviť tvar pôvodného signálu.

Ak je sekvencia digitálnych hodnôt produkovaných ADC prevedená späť na analógovú formu digitálno-analógovým prevodníkom kdekoľvek inde, je žiaduce, aby prijatý analógový signál bol čo najpresnejší ako pôvodný signál. Ak sa vstupný signál zmení rýchlejšie, ako sa odoberajú jeho vzorky, potom nie je možné presné zotavenie signálu a na výstupe DAC bude prítomný falošný signál. Falošné frekvenčné zložky signálu (chýbajúce v spektre pôvodného signálu) sa nazývajú alias (nesprávna frekvencia, falošná nízkofrekvenčná zložka). Rušivá rýchlosť závisí od rozdielu medzi rýchlosťou signálu a rýchlosťou vzorkovania. Napríklad 2 kHz sínusová vlna vzorkovaná pri 1,5 kHz by sa reprodukovala ako 500 Hz sínusová vlna. Tento problém bol pomenovaný frekvenčné prekrytie (aliasing).

Aby sa zabránilo aliasingu, musí byť signál privádzaný na vstup ADC filtrovaný dolným priechodom, aby sa potlačili spektrálne zložky, ktoré sú viac ako polovičné ako vzorkovacia frekvencia. Tento filter sa nazýva vyhladzovanie (vyhladzovací) filter, jeho použitie je mimoriadne dôležité pri vytváraní skutočných ADC.

Všeobecne je použitie analógového vstupného filtra zaujímavé nielen z tohto dôvodu. Zdalo by sa, že digitálny filter, ktorý sa zvyčajne uplatňuje po digitalizácii, má neporovnateľne lepšie parametre. Ale ak signál obsahuje komponenty, ktoré sú oveľa výkonnejšie ako užitočný signál a sú od neho dostatočne vzdialené vo frekvencii, aby ich bolo možné účinne potlačiť analógovým filtrom, toto riešenie vám umožní zachovať dynamický rozsah ADC: ak je šum o 10 dB silnejší ako signál, priemerne to stratí tri kúsky kapacity.

Aj keď je aliasing vo väčšine prípadov nežiaducim účinkom, je možné ho využiť v prospech. Napríklad vďaka tomuto efektu sa pri digitalizácii úzkopásmového vysokofrekvenčného signálu zaobídete bez frekvenčnej konverzie (pozri mixážny pult). K tomu však musia mať analógové vstupné stupne ADC podstatne vyššie parametre, ako sú požadované pre štandardné použitie ADC na základnej (video alebo nižšej) harmonickej. Z tohto dôvodu je tiež potrebné zabezpečiť efektívne filtrovanie mimopásmových frekvencií pred ADC, pretože po digitalizácii neexistuje spôsob, ako väčšinu z nich identifikovať a / alebo odfiltrovať.

Dithering pseudonáhodného signálu

Niektoré vlastnosti ADC je možné vylepšiť použitím techniky rozloženia. Pozostáva z pridania náhodného šumu (bieleho šumu) s malou amplitúdou do vstupného analógového signálu. Amplitúda šumu sa spravidla volí na úrovni polovice LSB. Účinkom tohto dodatku je, že stav LSM náhodne prechádza medzi stavmi 0 a 1 pri veľmi malom vstupnom signáli (bez pridania šumu by bol LSM dlho v stave 0 alebo 1). V prípade signálu so zmiešaným šumom namiesto jednoduchého zaokrúhlenia signálu na najbližšiu číslicu dôjde k náhodnému zaokrúhleniu nahor alebo nadol a priemerný čas, počas ktorého je signál zaokrúhlený na jednu alebo inú úroveň, závisí od toho, ako blízko je signál k tejto úrovni. Digitalizovaný signál teda obsahuje informácie o amplitúde signálu s lepším rozlíšením ako LSM, to znamená, že sa zvyšuje efektívna bitová kapacita ADC. Negatívnou stránkou tejto techniky je zvýšenie šumu vo výstupnom signáli. V skutočnosti je chyba kvantovania rozmazaná cez niekoľko susedných vzoriek. Tento prístup je žiadanejší ako jednoduché zaokrúhľovanie na najbližšiu diskrétnu úroveň. Výsledkom použitia techniky miešania pseudonáhodného signálu je presnejšia reprodukcia signálu v čase. Malé zmeny v signáli je možné obnoviť z pseudonáhodných skokov LSM filtráciou. Okrem toho, ak je šum deterministický (amplitúda pridaného šumu je známa presne kedykoľvek), potom ho možno odpočítať od digitalizovaného signálu, ktorý predtým zväčšil svoju bitovú hĺbku, čím takmer úplne eliminuje pridaný šum.

Zvukové signály veľmi malých amplitúd digitalizované bez pseudonáhodného signálu sú uchom vnímané ako veľmi skreslené a nepríjemné. Pri rozklade pseudonáhodného signálu je skutočná úroveň signálu predstavovaná priemerom niekoľkých po sebe nasledujúcich vzoriek.

Typy ADC

Nasledujú hlavné spôsoby budovania elektronických ADC:

  • Paralelné ADC pre priamu konverziu, plne paralelné ADC, obsahujú jeden komparátor pre každú diskrétnu vstupnú úroveň. Kedykoľvek iba komparátory zodpovedajúce úrovniam pod úrovňou vstupného signálu vysielajú prebytočný signál na svojom výstupe. Signály zo všetkých komparátorov idú buď priamo do paralelného registra, potom sa kód spracuje v softvéri, alebo do hardvérového logického kódovacieho zariadenia, ktoré generuje požadovaný digitálny kód v hardvéri, v závislosti od kódu na vstupe kódovacieho zariadenia. Údaje z kódovacieho zariadenia sa zaznamenávajú do paralelného registra. Vzorkovacia frekvencia paralelných ADC všeobecne závisí od hardvérových charakteristík analógových a logických hradiel, ako aj od požadovanej vzorkovacej rýchlosti. Paralelné ADC s priamou konverziou sú najrýchlejšie, ale zvyčajne majú rozlíšenie najviac 8 bitov, pretože znamenajú vysoké náklady na hardvér ( 2 n - 1 \u003d 2 8 - 1 \u003d 255 (\\ Displaystyle 2 ^ (n) -1 \u003d 2 ^ (8) -1 \u003d 255) komparátory). ADC tohto typu majú veľmi veľkú veľkosť čipu, vysokú vstupnú kapacitu a môžu produkovať krátkodobé chyby výstupu. Často sa používa pre video alebo iné vysokofrekvenčné signály a v priemysle sa často používa na monitorovanie rýchlo sa meniacich procesov v reálnom čase.
  • Paralelne k sériovým priamym konverzným ADC, čiastočne postupné ADC, pri zachovaní vysokej rýchlosti, môžu výrazne znížiť počet komparátorov k ⋅ (2 n / k - 1) (\\ Displaystyle k \\ cdot (2 ^ (n / k) -1)), kde n je počet bitov výstupného kódu a k je počet paralelných ADC priamej konverzie) potrebných na prevod analógového signálu na digitálny (s 8 bitmi a 2 ADC je potrebných 30 komparátorov). Používajú sa dva alebo viac (k) krokov čiastkového pásma. Obsahujú k paralelných ADC priamej konverzie. Druhý, tretí atď. ADC slúži na zníženie chyby kvantovania prvého ADC digitalizáciou tejto chyby. Prvým krokom je hrubá konverzia (nízke rozlíšenie). Ďalej sa určí rozdiel medzi vstupným signálom a analógovým signálom zodpovedajúci výsledku hrubej premeny (z pomocného DAC, ku ktorému sa dodáva hrubý kód). V druhom kroku sa nájdený rozdiel transformuje a výsledný kód sa skombinuje s hrubým kódom, aby sa získala úplná výhodná digitálna hodnota. ADC tohto typu sú pomalšie ako ADC s paralelnou priamou konverziou, majú vysoké rozlíšenie a malú veľkosť balenia. Na zvýšenie rýchlosti výstupného digitalizovaného dátového toku používajú paralelné a sériové ADC priamej konverzie zreťazenú prácu paralelných ADC.
  • Prevádzka potrubia ADC, sa používa v ADC s paralelnou sériovou priamou konverziou, na rozdiel od bežnej činnosti ADC s paralelnou sériovou priamou konverziou, v ktorej sa údaje prenášajú po úplnej konverzii, v prevádzke potrubia sa údaje o čiastočnej konverzii prenášajú hneď, ako sú pripravené, kým sa nedokončí úplná konverzia.
  • Sériové priame konverzie ADC, sériové ADC (k \u003d n), pomalšie ako ADC s paralelnou sériovou priamou konverziou a o niečo pomalšie ako ADC s paralelnou sériovou priamou konverziou, ale ešte viac (až n ⋅ (2 n / n - 1) \u003d n ⋅ (2 1 - 1) \u003d n (\\ Displaystyle n \\ cdot (2 ^ (n / n) -1) \u003d n \\ cdot (2 ^ (1) -1 ) \u003d n), kde n je počet bitov výstupného kódu a k je počet paralelných ADC priamej konverzie) znížte počet komparátorov (s 8 bitmi je potrebných 8 komparátorov). Ternárne ADC tohto typu sú približne 1,5-krát rýchlejšie ako binárne ADC rovnakého typu zodpovedajúce počtu úrovní a nákladom na hardvér.
  • alebo ADC s bitovým vyvážením obsahuje komparátor, pomocný DAC a postupný aproximačný register. ADC prevádza analógový signál na digitálny v N krokoch, kde N je kapacita ADC. V každom kroku sa určí jeden bit požadovanej digitálnej hodnoty, počnúc od NWR a končiaci LSM. Postupnosť akcií na určenie nasledujúceho bitu je nasledovná. Pomocný DAC je nastavený na analógovú hodnotu vytvorenú z bitov už definovaných v predchádzajúcich krokoch; bit, ktorý sa má určiť v tomto kroku, sa nastaví na 1, najmenej významné bity sa nastavia na 0. Hodnota získaná z pomocného DAC sa porovná so vstupnou analógovou hodnotou. Ak je hodnota vstupného signálu väčšia ako hodnota na pomocnom DAC, potom je určený bit nastavený na 1, inak 0. Stanovenie konečnej digitálnej hodnoty je teda ako binárne vyhľadávanie. ADC tohto typu majú vysokú rýchlosť aj dobré rozlíšenie. Avšak pri absencii vzorového úložného zariadenia bude chyba oveľa väčšia (predstavte si, že po digitalizácii najväčšieho bitu sa signál začne meniť).
  • (Anglický delta kódovaný ADC) obsahuje reverzné počítadlo, ktorého kód sa odošle na pomocný DAC. Vstupný signál a signál z pomocného DAC sa porovnávajú na komparátore. Kvôli negatívnej spätnej väzbe od komparátora k počítadlu sa kód na počítadle neustále mení, takže signál z pomocného DAC sa čo najmenej líši od vstupného signálu. Po nejakom čase sa rozdiel medzi signálmi zmenší ako LSM, zatiaľ čo čítací kód sa načíta ako digitálny výstupný signál ADC. ADC tohto typu majú veľmi veľký rozsah vstupného signálu a vysoké rozlíšenie, ale čas prevodu závisí od vstupného signálu, aj keď je zhora obmedzený. V najhoršom prípade je doba premeny Tmax \u003d (2 q) / f skde q - bitová hĺbka ADC, f s - frekvencia generátora počítadla hodín. Diferenciálne kódované ADC sú zvyčajne dobrou voľbou na digitalizáciu signálov zo skutočného sveta, pretože väčšina signálov vo fyzických systémoch nie je náchylná na rýchle zmeny. Niektoré ADC používajú kombinovaný prístup: diferenciálne kódovanie a postupná aproximácia; to funguje obzvlášť dobre v prípadoch, keď je známe, že vysokofrekvenčné zložky v signáli sú relatívne malé.
  • Porovnajte ADC s pílovým signálom (volajú sa niektoré ADC tohto typu Integrácia ADC, tiež zahŕňajú ADC postupného počítania) obsahujú generátor napätia pílového zubu (v ADC postupného počítania generátor krokového napätia pozostávajúci z počítadla a DAC), komparátor a počítadlo času. Tvar píly sa lineárne zvyšuje z nízkej na vysokú, potom rýchlo klesá na nízku úroveň. Na začiatku stúpania sa spustí počítadlo času. Keď rampa dosiahne vstupnú úroveň, spustí sa komparátor a zastaví počítadlo; hodnota sa načíta z počítadla a privedie sa na výstup ADC. Tento typ ADC má najjednoduchšiu štruktúru a obsahuje minimálny počet prvkov. Najjednoduchšie ADC tohto typu majú zároveň pomerne nízku presnosť a sú citlivé na teplotu a ďalšie vonkajšie parametre. Na zvýšenie presnosti je možné generátor pílového signálu postaviť na základe počítadla a pomocného DAC, ale táto štruktúra nemá oproti iným iným výhodám Postupná aproximácia ADC a ADC diferenciálne kódovanie.
  • ADC s vyrovnávaním poplatkov (zahŕňajú ADC s dvojstupňovou integráciou, ADC s viacstupňovou integráciou a niektoré ďalšie) obsahujú komparátor, integrátor prúdu, generátor hodín a počítadlo impulzov. Transformácia prebieha v dvoch fázach ( dvojstupňová integrácia). V prvom kroku sa hodnota vstupného napätia prevedie na prúd (úmerný vstupnému napätiu), ktorý sa privádza do integrátora prúdu, ktorého náboj je spočiatku nulový. Tento proces chvíľu trvá TNkde T - doba generátora hodín, N - konštantná (veľké celé číslo, určuje čas akumulácie náboja). Po uplynutí tejto doby je vstup integrátora odpojený od vstupu ADC a pripojený k generátoru konštantného prúdu. Polarita generátora je taká, že znižuje náboj uložený v integrátore. Proces vybíjania pokračuje, kým náboj v integrátore neklesne na nulu. Čas vybíjania sa meria počítaním hodinových impulzov od okamihu, keď začne vybíjanie, kým sa na integrátore nedosiahne nulový stav nabitia. Počítaný počet hodinových impulzov bude výstupným kódom ADC. Je možné preukázať, že počet impulzov nvypočítané za dobu vybíjania je: n=U v N(RI 0) -1, kde U vstupné - vstupné napätie ADC, N - počet impulzov akumulačného stupňa (definovaný vyššie), R - odpor rezistora, ktorý prevádza vstupné napätie na prúd, Ja 0 - hodnota prúdu zo stabilného generátora prúdu, ktorý vybije integrátor v druhom stupni. Potenciálne nestabilné parametre systému (predovšetkým kapacita kondenzátora integrátora) teda nie sú zahrnuté v konečnom vyjadrení. Toto je dôsledok dvojstupňový proces: chyby zavedené v prvom a druhom stupni sa vzájomne odčítajú. Nie je vynútená ani dlhodobá stabilita hodinového generátora a predpätie komparátora: tieto parametre by mali byť stabilné iba na krátky čas, to znamená pri každej konverzii (už nie 2TN). Princíp dvojstupňovej integrácie v skutočnosti umožňuje priamy prevod pomeru dvoch analógových veličín (vstupný a referenčný prúd) na pomer číselných kódov ( n a N v zmysle definície vyššie) s malou alebo žiadnou ďalšou chybou. Typické ADC tohto typu sú v rozsahu od 10 do 18 [ ] binárne číslice. Ďalšou výhodou je schopnosť vytvárať prevodníky, ktoré sú necitlivé na periodické rušenie (napríklad rušenie zo siete) v dôsledku presnej integrácie vstupného signálu v pevnom časovom intervale. Nevýhodou tohto typu ADC je jeho nízka rýchlosť konverzie. Nabíjané vyvážené ADC sa používajú vo vysoko presných meracích prístrojoch.
  • ADC so strednou konverziou na frekvenciu opakovania impulzov... Signál zo snímača prechádza cez prevodník úrovne a potom cez prevodník napätia na frekvenciu. Signál sa teda privádza priamo na vstup logického obvodu, ktorého charakteristikou je iba pulzná frekvencia. Logické počítadlo prijíma tieto impulzy ako vstupné počas doby vzorkovania, čím dáva na svoj koniec kombináciu kódov, číselne rovných počtu impulzov, ktoré prišli do prevodníka počas doby vzorkovania. Takéto ADC sú dosť pomalé a nie príliš presné, ale napriek tomu sa implementujú veľmi jednoducho, a preto majú nízke náklady.
  • Sigma-delta-ADC (tiež nazývaný delta-sigma ADC) vykonáva analógovo-digitálnu konverziu so vzorkovacou frekvenciou mnohonásobne vyššou ako je požadovaná frekvencia a filtráciou ponecháva v signáli iba požadované spektrálne pásmo.

Neelektronické ADC sú zvyčajne postavené na rovnakých princípoch.

Optický ADC

Existujú optické metódy [ ] prevádzajúci elektrický signál na kód. Sú založené na schopnosti určitých látok meniť index lomu vplyvom elektrického poľa. V tomto prípade lúč svetla prechádzajúci látkou mení svoju rýchlosť alebo uhol vychýlenia na hranici tejto látky v súlade so zmenou indexu lomu. Existuje niekoľko spôsobov, ako tieto zmeny zaregistrovať. Napríklad rad fotodetektorov zaznamená vychýlenie lúča a prevedie ho do samostatného kódu. Rôzne interferenčné schémy s účasťou oneskoreného lúča umožňujú vyhodnotiť zmeny signálu alebo zostaviť komparátory elektrických veličín.

Jedným z faktorov, ktoré zvyšujú cenu integrovaných obvodov, je počet kolíkov, pretože vynútia zväčšenie obalu a každý kolík musí byť pripojený k matrici. Na zníženie počtu pinov majú ADC, ktoré pracujú s nízkou vzorkovacou frekvenciou, často sériové rozhranie. Sériové ADC sa často používajú na zvýšenie hustoty vedenia a vytvorenie menšej dosky.

Mikroobvody ADC majú často niekoľko analógových vstupov pripojených vo vnútri mikroobvodu k jednému ADC cez analógový multiplexor. Rôzne modely ADC môžu zahŕňať zariadenia na zadržanie vzorky, prístrojové zosilňovače alebo vysokonapäťový diferenciálny vstup a ďalšie podobné obvody.

Využitie ADC pri nahrávaní zvuku

ADC sú zabudované do najmodernejších záznamových zariadení, pretože spracovanie zvuku sa zvyčajne vykonáva na počítačoch; aj keď sa používa analógové nahrávanie, vyžaduje sa od ADC prevod signálu do toku PCM, ktorý sa zaznamená na informačnom nosiči.

Moderné ADC používané pri nahrávaní zvuku môžu pracovať pri vzorkovacích frekvenciách až 192 kHz. Mnoho ľudí pracujúcich v tejto oblasti verí, že tento ukazovateľ je nadbytočný a používa sa iba z čisto marketingových dôvodov (o čom svedčí veta Kotelnikov - Shannon). Dá sa povedať, že analógový zvukový signál neobsahuje toľko informácií, koľko je možné uložiť do digitálneho signálu pri tak vysokej vzorkovacej frekvencii, a často sa pre Hi-Fi audio zariadenia používa vzorkovacia frekvencia 44,1 kHz (štandard pre CD) alebo 48 kHz. (typické pre zvukovú prezentáciu v počítačoch). Široká šírka pásma však zjednodušuje a znižuje náklady na implementáciu antialiasingových filtrov, čo umožňuje ich vytvorenie s menším počtom odkazov alebo s nižším sklonom v dorazovom pásme, čo má pozitívny vplyv na fázovú odozvu filtra v priepustnom pásme.

Tiež nadmerná šírka pásma ADC vám umožňuje zodpovedajúcim spôsobom znížiť amplitúdové skreslenia nevyhnutne vznikajúce v dôsledku prítomnosti obvodu vzorkovania a ukladania. Takéto skreslenia (nelinearita frekvenčnej odozvy) majú formu hriech (x) / x [ ] a vzťahujú sa na celú šírku pásma, čím je teda použitá menšia šírka pásma (vo frekvencii) (obsadená užitočným signálom), tým menšie je skreslenie.

A / D prevodníky na nahrávanie zvuku majú široké cenové rozpätie - od 5 000 do 10 000 dolárov a vyššie pre dvojkanálové ADC.

Audio ADC používané v počítačoch sú interné a externé. K dispozícii je tiež bezplatný softvérový balík PulseAudio pre Linux, ktorý vám umožňuje používať pomocné počítače ako externé DAC / ADC pre hlavný počítač so zaručenou latenciou.

.
  • Do jednočipových mikrokontrolérov sú zabudované 8-12 bitové postupné aproximácie ADC a 16-24 bitové sigma-delta ADC.
  • V digitálnych osciloskopoch sú potrebné veľmi rýchle ADC (používajú sa paralelné a zreťazené ADC)
  • Moderné váhy používajú ADC do 24 bitov, ktoré prevádzajú signál priamo zo snímača tenzometra (sigma-delta-ADC).
  • ADC sú súčasťou rádiových modemov a iných zariadení na rádiový prenos dát, kde sa používajú v spojení s procesorom DSP ako demodulátorom.
  • Ultrarýchle ADC sa používajú v anténnych systémoch základňových staníc (v takzvaných SMART anténach) a vo vnútri

    • Analógovo-digitálne prevodníky (ADC) Je zariadenie, pomocou ktorého prebieha proces premeny vstupnej fyzickej veličiny na numerické znázornenie. Vstupné množstvo môže byť prúd, napätie, odpor, kapacita.

    ADC úzko súvisí s konceptom merania, čo znamená proces porovnania so štandardom nameranej vstupnej hodnoty. To znamená, že analógovo-digitálna konverzia sa považuje za meranie hodnoty vstupného signálu, a podľa toho na ňu možno aplikovať koncepty chyby merania.

    ADC má množstvo charakteristík, z ktorých hlavná je kapacita a frekvencia konverzie. Bitová hĺbka je vyjadrená v bitoch a konverzný pomer je v počtoch za sekundu. Čím vyššia je bitová hĺbka a rýchlosť, tým ťažšie je získať potrebné charakteristiky a prevodník je zložitejší a nákladnejší.

    Princíp, zloženie a blokové diagramy ADC vo veľkej miere závisia od metódy prevodu.

    Klasifikácia

    V súčasnosti je známych veľké množstvo metód konverzie napätia na kód. Tieto metódy sa navzájom významne líšia v potenciálnej presnosti, rýchlosti konverzie a hardvérovej zložitosti. Na obr. 2 ukazuje klasifikáciu ADC konverznými metódami.

    Z najrôznejších druhov analógovo-digitálnych prevodníkov sú najobľúbenejšie:

    1. ADC paralelnej konverzie. Majú nízku bitovú hĺbku a vysokú rýchlosť. Princíp činnosti spočíva v prijatí vstupného signálu na „plus“ vstupoch komparátorov a na „mínus“ sa privádza množstvo napätí. Komparátory pracujú paralelne, čas oneskorenia obvodu je súčtom času oneskorenia v jednom komparátore a času oneskorenia v kódovacom zariadení. Na základe toho je možné rýchlo pripraviť kódovač a komparátor a obvod získa vysoký výkon.
    2. ADC postupnej aproximácie. Meria veľkosť vstupného signálu vykonaním série „vážení“ alebo porovnaní medzi vstupným napätím a počtom hodnôt. Vyznačuje sa vysokou rýchlosťou konverzie a je obmedzená presnosťou interného DAC.

    3. ADC s vyrovnávaním poplatkov. Princípom činnosti je porovnanie vstupného napätia s hodnotou napätia akumulovanou integrátorom. Na základe výsledku porovnania sa impulzy privádzajú na vstup integrátora so zápornou alebo kladnou polaritou. Výsledkom je, že výstupné napätie „sleduje“ vstupné napätie. Vyznačuje sa vysokou presnosťou a nízkym šumom.

    Analógovo-digitálna konverzia sa používa všade tam, kde je potrebné digitálny príjem a spracovanie analógového signálu.

    • ADC je neoddeliteľnou súčasťou digitálneho voltmetra a multimetra.
    • Špeciálne obrazové ADC sa používajú v počítačových TV tuneroch, na vstupných kartách pre video, vo videokamerách na digitalizáciu videosignálu. Mikrofón a linkové zvukové vstupy počítačov sú pripojené k audio-ADC.
    • ADC sú neoddeliteľnou súčasťou systémov získavania údajov.
    • Do jednočipových mikrokontrolérov sú zabudované 8-12 bitové postupné aproximácie ADC a 16-24 bitové sigma-delta ADC.
    • V digitálnych osciloskopoch sú potrebné veľmi rýchle ADC (používajú sa paralelné a zreťazené ADC)
    • Moderné váhy používajú ADC do 24 bitov, ktoré prevádzajú signál priamo z tenzometra (sigma-delta-ADC).
    • ADC sú súčasťou rádiových modemov a iných zariadení na rádiový prenos dát, kde sa používajú v spojení s procesorom DSP ako demodulátorom.
    • Ultrarýchle ADC sa používajú v anténnych systémoch základných staníc (tzv. SMART antény) a radarových anténnych sústavách.

    34. Digitálno-analógové prevodníky, účel, štruktúra, princíp činnosti.

    Digitálno-analógový prevodník (DAC) - zariadenie na prevod digitálneho (zvyčajne binárneho) kódu na analógový signál (prúd, napätie alebo náboj). D / A prevodníky sú rozhraním medzi diskrétnym digitálnym svetom a analógovými signálmi.

    Analógovo-digitálny prevodník (ADC) vykonáva reverznú operáciu.

    Audio DAC typicky prijíma digitálny impulzný kódovaný signál ako vstup. Úlohu prevádzať rôzne komprimované formáty do formátu PCM zvládajú príslušné kodeky.

    Použil sa DAC kedykoľvek potrebujete previesť signál z digitálneho na analógový, napríklad v prehrávačoch CD (Audio CD).

    ADC a DAC

    Princíp analógovo-digitálnej konverzie informácií.

    Vo väčšine prípadov sa ukáže, že signál prijatý priamo z informačného zdroja je vo forme napätia alebo prúdu, ktorý sa neustále mení v hodnote (obr. 10.69). Toto je najmä povaha elektrického signálu zodpovedajúceho telefónu, televízii a iným typom komunikácie. Na prenos takýchto správ po komunikačnej linke alebo na ich spracovanie (napríklad pri filtrovaní rušenia) je možné použiť dve formy: analógovú alebo digitálnu. Analógová forma poskytuje prevádzku so všetkými hodnotami signálu, digitálna forma s jej jednotlivými hodnotami vo forme kombinácií kódov.

    Prevod signálov z analógového na digitálny sa vykonáva v zariadení zvanom analógovo-digitálny prevodník (ADC).

    V prevodníku signálu z analógovej na digitálnu formu možno rozlíšiť tieto procesy: vzorkovanie, kvantovanie, kódovanie. Zvážme podstatu týchto procesov. Zároveň pre istotu v nasledujúcej prezentácii budeme predpokladať, že konverzia do digitálnej formy sa uskutočňuje cez signál prezentovaný vo forme napätia, ktoré sa časom mení.

    Vzorkovanie spojitých signálov .

    Proces vzorkovania spočíva v tom, že z kontinuálneho signálu v čase sa vyberú jeho jednotlivé hodnoty zodpovedajúce momentom času nasledujúcim cez určitý časový interval T (momenty na obr. 10.69). Interval T sa nazýva hodinový časový interval a časy, v ktorých sa vzorky odoberajú, sa nazývajú hodinové časy.

    Hodnoty diskrétneho signálu by sa mali merať s tak malým hodinovým intervalom T, že by bolo možné rekonštruovať signál v analógovej forme s požadovanou presnosťou z nich.14.1.2. Kvantovanie a kódovanie. Podstata týchto operácií je nasledovná. Vytvorí sa mriežka takzvaných kvantovacích úrovní (obr. 10.70), vzájomne posunutá o množstvo D, nazývané kvantizačný krok. Každej kvantizačnej úrovni je možné priradiť poradové číslo (0, 1, 2, 3 atď.). Ďalej sú hodnoty pôvodného analógového napätia získané ako výsledok vzorkovania nahradené kvantizačnými úrovňami, ktoré sú im najbližšie. Takže v diagrame na obr. 10.70 je hodnota napätia v danom okamihu nahradená najbližšou kvantizačnou úrovňou s číslom 3, v hodinovom okamihu je hodnota napätia bližšie k úrovni 6 a je nahradená touto úrovňou atď.

    Popísaný proces sa nazýva kvantizačná operácia, ktorej význam je zaokrúhliť hodnoty analógového napätia vzorkované v časoch hodín. Rovnako ako každé zaokrúhlenie, proces kvantovania zavádza chybu (chybu kvantovania) v zastúpení diskrétnych hodnôt napätia a vytvára takzvaný kvantovací šum. ADC sú navrhnuté tak, aby znižovali kvantizačný šum na úroveň, kde stále poskytuje požadovanú presnosť signálu. Kvantizácii šumu sa budeme podrobnejšie venovať ďalej.

    ryža 10,70

    ryža 10,71

    Ďalšia operácia uskutočnená v analógovo-digitálnom prevedení signálov je kódovanie. Jeho význam je nasledovný. Zaokrúhlenie hodnoty napätia uskutočnené počas operácie kvantovania umožňuje, aby boli tieto hodnoty reprezentované číslami - číslami zodpovedajúcich úrovní kvantovania. Pre schému znázornenú na obr. 10.70 sa vytvorí postupnosť čísel: 3, 6, 7, 4, 1, 2 atď. Ďalej je takto získaná postupnosť čísel predstavovaná binárnym kódom.

    Vráťme sa k skresleniam spojeným s procesom kvantovania, ktoré sa nazývajú kvantovací šum. Počas telefonickej komunikácie je ľudský ucho šum kvantovania vnímaný ako šum sprevádzajúci reč.

    Pretože v procese kvantovania je hodnota napätia v každom časovom okamihu času zaokrúhlená na najbližšiu úroveň kvantovania, chyba v znázornení hodnôt napätia je v rozsahu .

    Preto čím väčší je krok kvantovania, tým väčšia je chyba kvantovania. Za predpokladu, že akékoľvek hodnoty sú rovnako pravdepodobné v rámci špecifikovaných limitov, je možné získať vyjadrenie efektívnej hodnoty kvantizačnej chyby.

    ryža 10,72

    ryža 10,73

    Zníženie kvantizačného šumu sa dosiahne iba znížením kvantizačného kroku. Pretože je medzera medzi susednými úrovňami kvantovania, potom by sa s klesaním samozrejme počet kvantizačných úrovní v danom rozsahu hodnôt napätia mal zvyšovať. Nechaj sa - šírka rozsahu zmeny napätia. Potom požadovaný počet úrovní kvanta. Spravidla a.

    Z toho je zrejmé, že zníženie kvantizačného šumu znížením vedie k zvýšeniu počtu kvantovacích úrovní N. To zvyšuje počet bitov, keď sú počty kvantovacích úrovní predstavované binárnymi kódmi.

    Pri organizovaní telefónnej komunikácie sú počty úrovní kvantovania zvyčajne vyjadrené v sedem až osembitových binárnych číslach a počet úrovní kvantovania je rovnaký.

    Spolu s vyššie diskutovanými chybami - kvantizačnými chybami - počas analógovo-digitálneho prevodu vznikajú hardvérové \u200b\u200bchyby spojené s nepresnosťami v prevádzke jednotlivých jednotiek ADC. Tieto chyby budú ďalej odhalené pri zvažovaní rôznych návrhov obvodov ADC.

    Digitálno-analógové prevodníky

    Ďalej uvažujeme digitálno-analógové prevodníky (DAC), postavené na princípe sčítania napätia alebo prúdov úmerných váhovým koeficientom binárneho kódu.

    Obvod DAC so súčtom napätí .

    Jeden z takýchto obvodov so súčtom napätí na operačnom zosilňovači je znázornený na obr. 10,71. Spúšťače tvoria register, do ktorého sú umiestnené binárne čísla, určené na prevod na proporcionálne hodnoty napätia na výstupe. Budeme predpokladať, že napätie na výstupe každého z klopných obvodov môže mať jednu z dvoch možných hodnôt: E - v stave 1 a 0 v stave 0.

    Napätia z výstupov klopných obvodov sa prenášajú na výstup DAC prostredníctvom operačného zosilňovača pracujúceho v režime váženého súčtu napätí (analógový sčítač). Pre každý spúšťač je v sčítači poskytnutý samostatný vstup s určitým prevodovým pomerom

    Teda napätie z výstupu n-tého bitového spúšťača sa prenáša na výstup zosilňovača s prenosovým koeficientom :; tento koeficient pre (n-1) číslicu: ; pre (n-2) číslicu: atď.

    Venujme pozornosť skutočnosti, že zisky zosilňovača z jeho jednotlivých vstupov sú v rovnakom pomere ako váhové faktory zodpovedajúcich bitov binárneho čísla. Takže 2-krát [viac a váhový faktor n-tej kategórie je 2-krát väčší ako váhový faktor (n-1) tej kategórie. V dôsledku toho sú napätia prenášané na výstup zosilňovača z výstupov spúšťačov jednotlivých bitov v stave 1 úmerné váhovým faktorom bitov.

    Ak sú spúšťače niekoľkých číslic súčasne v stave 1, potom sa napätie na výstupe zosilňovača rovná súčtu napätí prenášaných na tento výstup z jednotlivých spúšťačov. Nechajte číslice samostatných číslic binárneho čísla v registri. Potom napätie na výstupe zosilňovača

    Tu N je desatinná hodnota binárneho čísla zadaného v registri.

    Posledný výraz ukazuje, že napätie na výstupe DAC je úmerné hodnote čísla v registri.

    Zvážte prácu DAC v prípade, že je na spúšťačoch zabudované binárne počítadlo. Ak na vstup tohto počítadla použijete postupnosť impulzov, potom s príchodom každého nasledujúceho impulzu sa počet v počítadle zvýši o jeden a napätie na výstupe DAC sa zvýši o krok zodpovedajúci jednotke najmenej významného bitu počítadla. Veľkosť takéhoto kroku ... Napätie na výstupe DAC bude teda mať stupňovitý tvar, ako je znázornené na obr. 10,72. Po príchode impulzov budú všetky bity počítadla obsahovať 1, na výstupe DAC sa vytvorí maximálne napätie


    ryža 10,74

    S veľkým počtom výbojov a ... Ďalej, ďalším impulzom, sa počítadlo vynuluje a výstupné napätie DAC bude tiež nulové. Potom čítač začne počítať impulzy od začiatku a na výstupe DAC sa opäť vytvorí krokové napätie.

    Celková absolútna chyba prevodníka musí byť menšia ako výstupné napätie zodpovedajúce jednotke najmenej významného bitu vstupného binárneho čísla:

    ryža 10,75

    ryža 10,76

    Odtiaľ môžete získať podmienku relatívnej chyby:

    Tento vzťah určuje vzťah medzi relatívnou chybou prevodníka a počtom jeho bitov n. Takže pre.

    Nevýhody uvažovaného obvodu prevodníka:

    • používajú sa vysoko presné rezistory s rôznymi odpormi;
    • je ťažké zabezpečiť vysokú presnosť výstupného napätia spúšťačov.

    Tieto nevýhody sú eliminované v obvode DAC znázornenom na obr. 10,73, ktorý zobrazuje trojmiestny obvod prevodníka. Nie je ťažké zostrojiť obvod so zadaným počtom číslic. Zvláštnosti tohto obvodu, ktorý sa nazýva obvod so súčtom napätí na útlme odporu, spočívajú v tom, že sa po prvé použijú odpory iba s dvoma hodnotami odporu (R a 2R) a po druhé, výstupné napätia spúšťačov sa priamo nepodieľajú na tvorbe výstupu. napätie DAC, ale používajú sa iba na riadenie stavu kľúčov, to znamená, že vyššie uvedené nevýhody predchádzajúceho obvodu DAC sú eliminované (pozri obr. 10.71).

    Pozrime sa podrobnejšie na činnosť takéhoto prevodníka. Každý výboj má dva kľúče, cez jeden z nich je napätie E dodávané do útlmového odporu, cez druhé - nulové napätie.

    Určme napätia vznikajúce na výstupe DAC z jednotiek jednotlivých číslic čísla umiestneného v registri. Nechajte číslo zapísať do registra. Spúšťač je v stave 1 a v treťom bite je kľúč otvorený, vo zvyšku číslic sú spúšťače v stave 0 a kľúče a sú otvorené (obr. 10.74, a). Postupnými transformáciami môžete získať obvod (obr. 10.74,<3), из которой следует, что напряжение в точке .

    Ak vložíte číslo do registra, potom môže byť útlmový člen predstavovaný obvodom znázorneným na obr. 10,75, a. Jeho transformáciou sa dá zmenšiť na schému znázornenú na obr. 10,75, o. Napätie vznikajúce v bode Ah má rovnakú [hodnotu ako v predchádzajúcom obvode v bode. Obr. 10.75 je zrejmé, že pri prenose na výstup prevodníka je toto napätie vydelené dvoma, a teda.

    Je možné preukázať, že pri čísle je stres v bode. Keď sa toto napätie prenesie do bodu a ďalej z bodu do bodu, rozdelí sa napätie zakaždým dvoma a .

    Takže výstupné napätie zodpovedajúce jednotkám jednotlivých bitov binárneho čísla v registri je úmerné váhovým koeficientom bitov. S n-bitovým registrom, označujúcim číslice bitov binárneho čísla, dostaneme výraz pre napätie na výstupe DAC:

    Z výrazu je zrejmé, že výstupné napätie DAC je úmerné hodnote čísla N umiestneného v registri.

    Chyby hardvérovej konverzie v tomto obvode súvisia s odchýlkami odporov odporov od ich nominálnych hodnôt, nedokonalosťou kľúčov (odpor skutočného kľúča v zatvorenom stave sa nerovná nekonečnu a v otvorenom stave sa nerovná nule), nestabilitou zdroja napätia E. Tieto odchýlky majú najväčší vplyv na chybu DAC. vo vyšších čísliciach.

    Obvod DAC so súčtom prúdov .

    Na obr. 10.76 zobrazuje ďalšiu verziu obvodu DAC - obvod so súčtom prúdov na odporovom zoslabovači. Namiesto stabilného zdroja napätia E tento obvod využíva zdroje konštantného prúdu. Ak je klopný obvod v stave 1, prúd zdroja I prúdi cez verejný kľúč do útlmu odporu; ak je spúšť v stave 0, potom sa otvorí ďalší kľúč, ktorý zatvorí zdroj. Na obr. 10,77 a je zobrazený diagram zodpovedajúci číslu. Transformáciami sa redukuje na ekvivalentné obvody na obr. 10.77.6 a c, odkiaľ to vyplýva ... Rovnaké napätie sa vytvára v ktoromkoľvek z bodov, ak zodpovedajúci registrový bit obsahuje jeden. Pri prenose napätia medzi týmito bodmi sa napätie vydelí dvoma, a teda výstupným napätím

    Prvky použité v DAC .

    Zvážte zapojenie prvkov použitých v DAC.

    Stabilný zdroj napätia. Na obr. 10.78 zobrazuje schému jednoduchého regulátora napätia. Medzi vstup a výstup stabilizátora je zapojený sériovo tranzistor. Stabilizáciu výstupného napätia zaisťuje skutočnosť, že s nárastom vstupného napätia sa zvyšuje napätie na tranzistore a naopak s poklesom klesá napätie na tranzistore. Všetky zmeny vstupného napätia sú teda tlmené cez tranzistor. Tento tranzistorový režim poskytuje zosilňovač postavený na tranzistore. Predpokladajme, že napríklad rastie a vo výsledku má tendenciu rásť a Malý rast, zvyšovanie, výrazne znižuje napätie na kolektore a základni, zvyšuje sa pokles napätia medzi kolektorom a emitorom tranzistora.

    ryža 10,77

    ryža 10,78

    Reťazec odporu a zenerovej diódy poskytuje konštantné napätie v obvode vysielača, ktoré má tendenciu blokovať tranzistor. Na kompenzáciu tohto negatívneho skreslenia sa použije kladné napätie z rezistora deliča napätia zloženého z rezistorov a. Čím viac, tým viac napätia sa musí preniesť z na základňu a súčasne sa väčšina zmien napätia aplikuje na základňu a zosilnená sa prenesie na základňu.

    Stabilný zdroj prúdu. Súčasný stabilizátor, ktorého schéma je znázornená na obr. 10.79, funguje rovnako ako regulátor napätia. Rozdiel je v tom, že vstupné napätie zosilňovača na tranzistore sa odstráni z rezistora, ktorý je v obvode stabilizátora prúdu zapojený do série so záťažou (prúd záťaže, ktorým prechádza. Ak sa napríklad zvyšuje alebo zmenšuje, a teda prúd má tendenciu sa zvyšovať, zvyšuje sa napätie na a na základni tranzistora, čo vedie k zníženiu potenciálu kolektora a základne, napätie medzi kolektorom a základňou tranzistora stúpa, čo zabraňuje rastu prúdu I.

    Kľúčové zariadenia. Klávesy prevodníka so súčtom napätí na odporovej mriežke (pozri obr. 10.73) je možné vykonať podľa schémy znázornenej na obr. 10,80, a. Tranzistory a sú riadené napätím zo spúšťacích výstupov. Na výstup je pripojený odporový útlmový člen.

    Nechajte klopný obvod v stave 1. Na jeho inverznom výstupe je nulový potenciál a tranzistor, na ktorého základňu je tento potenciál napájaný, je uzavretý. Na priamom výstupe zo spúšte je vysoké napätie, ktoré vstupom na vstup tranzistora udržiava otvorený. Cez otvorený tranzistor sa do tlmiča odporu dodáva napätie E. Ak je spúšť v stave 0, tranzistor je uzavretý a cez otvorený tranzistor sa do tlmiča odporu dodáva nulové napätie.

    Zariadenie vyrobené podľa tejto schémy teda hrá úlohu dvoch spínačov pri vybíjaní meniča.

    V prevodníku so súčtom prúdov nie sú kladené vysoké požiadavky na malý odpor verejného kľúča. V tomto meniči je možné použiť diódový spínač, ktorého obvod je znázornený na obr. 10.80.6. Ak je klopný obvod v stave 0, vysoké napätie napájané z inverzného výstupu klopného obvodu udržuje diódu zapnutú. Zdrojový prúd je uzavretý cez diódu a spúšť. Ak je klopný obvod v stave 1, dióda je zatvorená a prúd I je uzavretý cez diódu a odporový útlm.

    ryža 10,79

    ryža 10,80

    Analógovo-digitálne prevodníky

    Zvážme niekoľko typov ADC, postavených na rôznych princípoch.

    A / D prevodník so strednou konverziou
    napätie v časovom intervale         .

    Obvod prevodníka tohto typu je znázornený na obr. 10.81, a, časovacie diagramy ilustrujúce procesy v prevodníku - na obr. 10.81.6.

    Zvážme činnosť tohto prevodníka. S ďalším hodinovým impulzom sa počítadlo vynuluje a súčasne sa spustí generátor lineárne sa meniaceho napätia (GLIN). Výstupné napätie CLAY sa dodáva na vstupy dvoch komparátorov a na ostatné vstupy sa dodáva nulové napätie a napätie, ktoré sa má previesť do číselnej podoby. V čase, keď napätie rampy stúpajúce z malých záporných hodnôt prechádza na nulu, prvý komparátor vydá impulz. Tento impulz nastaví spúšťač na stav 1. Keď napätie rampy prejde cez hodnotu, druhý komparátor vydá impulz. Týmto impulzom sa spúšť vráti do nulového stavu.

    ryža 10,81

    Čas T, počas ktorého je klopný obvod v stave 1, je úmerný vstupnému napätiu. Vstupné napätie sa teda prevádza na časovú doménu.

    V priebehu času T je zo spúšťacieho výstupu privádzané vysoké napätie na vstup prvku AND a impulzy generátora sekvencie impulzov (GIP) prechádzajú prvkom k vstupu počítadla (Cch). Je zrejmé, že počet nastavený v počítadle je úmerný T, a teda.

    Na získanie nového údaja o napätí je potrebné znovu použiť štartovací impulz. Preto musia spúšťacie impulzy sledovať vzorkovaciu frekvenciu. Ukážme, ako sa určujú parametre prvkov prevodníka.

    Počet bitov počítadla. Zadaná relatívna chyba prevodníka určuje maximálny počet, do ktorého musí počítadlo počítať:

    Počet bitov počítadla sa zistí ako minimum n vyhovujúce nerovnosti

    Frekvencia generátora impulzov. Proces prevodu hodnoty na číslo vyžaduje proporcionálny čas T. Maximálna hodnota sa nazýva doba konverzie:

    kde a F sú perióda a frekvencia generátora impulzov. Odtiaľ.

    Pri návrhu prevodníka je určený čas. Tento parameter definuje takzvanú dynamickú chybu prevodníka v dôsledku skutočnosti, že sa vstupné napätie môže počas konverzie meniť. Zmena v čase musí byť menšia ako napätie zodpovedajúce jednotke najmenej významného bitu počítadla.

    Strmosť napätia hliny. Tento parameter.

    Hardvérové \u200b\u200bchyby prevodníka súvisia s nepresnosťou činnosti jeho jednotlivých prvkov: nelinearita hlineného napätia; odchýlky časového okamihu, v ktorom impulz vydáva komparátor, od časového okamihu presnej rovnosti vstupných napätí komparátora; čas ukončenia spúšťača, prvok AND; nestabilita opakovacej frekvencie generátora.

    Analógovo-digitálny prevodník s uzavretou slučkou .

    Bloková schéma tohto typu prevodníka je znázornená na obr. 10,82, a.

    Hodinový impulz (TI) vynuluje počítadlo Cc na nulu. Na výstupe DAC sa vyskytuje nulové napätie, ktoré prevádza číslo počítadla na proporcionálne napätie. Zistí sa nerovnosť, pri ktorej komparátor K dodáva vstupu prvku AND úroveň protokolu. 1. V takom prípade prechádzajú impulzy generátora sekvencie impulzov GUI cez prvok AND na vstup počítadla. Každý impulz prijatý na vstup počítadla spôsobí zvýšenie počtu v ňom uloženom o jeden, napätie na výstupe DAC sa zvýši o jeden elementárny krok. Napätie sa teda zvyšuje postupne, ako je to znázornené na obr. 10.82.6.

    V čase, keď napätie dosiahne úroveň presahujúcu, komparátor vydá úroveň protokolu. 0, a potom sa ukončí prístup impulzov generátora k počítadlu. Počet, ktorý do tejto doby získa počítadlo, je úmerný napätiu.

    ryža 10,82

    Vzhľadom na skutočnosť, že ADC uvažovaného typu nepoužíva generátor napäťovej rampy, sú jeho hardvérové \u200b\u200bchyby menšie, ako môžu byť v ADC so strednou konverziou na časový interval.

    Analógovo-digitálny prevodník sledovacieho typu .

    Dva typy ADC, o ktorých sa hovorilo vyššie, pracujú v cyklickom režime. V nich každý nasledujúci hodinový impulz nastavuje prevodník do počiatočného stavu, po ktorom sa začne proces premeny. Rýchlosť takýchto prevodníkov je obmedzená hlavne rýchlosťou počítadla (konkrétne rýchlosťou klopných obvodov jeho najmenej významných bitov, pri ktorých k prepínaniu dochádza pri vysokej frekvencii).

    V praxi sa často používa necyklický prevodník, ktorého bloková schéma je znázornená na obr. 10,83. Tento obvod sa líši od obvodu prevodníka predchádzajúceho typu tým, že používa reverzné počítadlo Cch riadené signálmi z výstupu komparátora K. Keď je počítadlo nastavené do režimu priameho počítania, impulzy generátora GUI vstupujúceho na vstup postupne zvyšujú počet v ňom, napätie stúpa, až kým dosiahne úroveň napätia. Keď sa počítadlo prepne do režimu odpočítavania, v ktorom číslo na počítadle klesá, a preto klesá napätie, kým sa nedosiahne hodnota.

    Všetky časovo závislé zmeny napätia t / in sú teda monitorované napätím na výstupe DAC.

    V potrebnom čase je možné z výstupu počítadla odčítať čísla úmerné hodnotám.

    ryža 10,83

    Bitový analógovo-digitálny prevodník .

    Bloková schéma prevodníka je znázornená na obr. 10,84. Prevodník má číselný register zabudovaný do klopných obvodov RS. Tento register tvorí číslo úmerné napätiu.

    Spočiatku sa jedna zapisuje iba do spúšťača najvýznamnejšieho bitu tohto registra. Výsledné číslo v registri sa prevádza DAC na napätie, ktoré sa porovnáva s napätím. Ak nerovnosť platí, potom číslo, na ktoré sa prevádza, obsahuje skutočne číslo v najvýznamnejšom bite. Ak nerovnosť nie je splnená, spúšťač sa vynuluje.

    Ďalej sa jednotka zapíše do spúšťača nasledujúceho (n-1) -teho bitu registra a opäť porovnaním napätia c zodpovedajúceho číslu v registri dostupnom v tom čase sa ukáže, či sa má jednotka v tomto bite uložiť alebo sa má spúšťač tohto bitu vrátiť na stav 0. Vykoná sa teda proces sondovania vo všetkých n bitoch, po ktorom je možné na výstup poslať číslo získané v registri.

    Zvážte implementáciu týchto akcií do prevodníka (pozri obr. 10.84). Hodinový impulz nastaví spúšť na stav 1, druhý na stav 0. Rovnaký impulz súčasne zapíše jeden do najvýznamnejšieho bitu posuvného registra RG a úroveň protokolu sa objaví na n-tom výstupe registra. 1.

    Komparátor porovnáva c zodpovedajúce aktuálne dostupnému číslu v číselnom registri a po splnení podmienky odošle úroveň protokolu. 1.

    Keď dôjde k posuvnému impulzu, úroveň z výstupu komparátora sa prenesie cez prvok na vstup prvku, a ak bola táto úroveň log. 1, potom sa klopný obvod vráti do stavu 0. Na konci posuvného impulzu je dokončený proces posúvania jedného bitu napravo od obsahu registra, objaví sa úroveň protokolu. 1 na (n-1) -tom výstupe tohto registra je spúšť nastavená do stavu 1. Ďalej s príchodom ďalšieho impulzu posunu sa určí požadovaný stav spustenia a (na konci impulzu sa spúšť nastaví do stavu 1.

    Tieto akcie sa opakujú, kým sa nezistí stav všetkých spúšťačov.


    Tento článok pojednáva o hlavných problémoch týkajúcich sa princípu fungovania ADC rôznych typov. Niektoré dôležité teoretické výpočty týkajúce sa matematického popisu analógovo-digitálnej konverzie zároveň zostali mimo rozsah článku, ale sú poskytnuté odkazy, pomocou ktorých môže čitateľ, ktorý má záujem, hlbšie zvážiť teoretické aspekty operácie ADC. Článok sa teda zaoberá skôr pochopením všeobecných princípov fungovania ADC ako teoretickým rozborom ich práce.

    Úvod

    Ako východiskový bod definujme analógovo-digitálnu konverziu. Analógovo-digitálna konverzia je proces premeny vstupnej fyzickej veličiny na jej numerické znázornenie. Analógovo-digitálny prevodník je zariadenie, ktoré vykonáva tento prevod. Formálne môže byť vstupnou hodnotou ADC akákoľvek fyzická veličina - napätie, prúd, odpor, kapacita, miera opakovania impulzov, uhol rotácie hriadeľa atď. Kvôli definitívnosti budeme v nasledujúcom texte pod ADC rozumieť výlučne prevodníky napätia na kód.


    Koncept analógovo-digitálneho prevodu úzko súvisí s konceptom merania. Meranie sa týka procesu porovnávania nameranej hodnoty s určitým štandardom; počas analógovo-digitálneho prevodu sa vstupná hodnota porovnáva s určitou referenčnou hodnotou (spravidla s referenčným napätím). Na analógovo-digitálnu konverziu sa teda dá pozerať ako na meranie hodnoty vstupného signálu a sú na ňu použiteľné všetky koncepcie metrológie, napríklad chyby merania.

    Hlavné charakteristiky ADC

    ADC má veľa charakteristík, z ktorých hlavné sú frekvencia prevodu a bitová hĺbka. Konverzný pomer sa zvyčajne vyjadruje vo vzorkách za sekundu (SPS) a bitová hĺbka je v bitoch. Moderné ADC môžu mať šírku až 24 bitov a konverzie až do jednotiek GSPS (samozrejme nie súčasne). Čím vyššia je rýchlosť a bitová hĺbka, tým ťažšie je získať požadované vlastnosti, tým je prevodník nákladnejší a zložitejší. Rýchlosť konverzie a bitová hĺbka spolu určitým spôsobom súvisia a obetovaním rýchlosti môžeme zvýšiť efektívnu bitovú hĺbku konverzie.

    Typy ADC

    Existuje veľa typov ADC, ale na účely tohto článku sa obmedzíme na zváženie iba nasledujúcich typov:

    • ADC paralelná konverzia (priama konverzia, flash ADC)
    • Postupná aproximácia ADC (SAR ADC)
    • delta sigma ADC (nabíjaný vyvážený ADC)
    Existujú aj ďalšie typy ADC, vrátane zreťazených a kombinovaných typov, ktoré pozostávajú z niekoľkých ADC s (všeobecne) rôznymi architektúrami. Vyššie uvedené architektúry ADC sú však najviac orientačné vzhľadom na skutočnosť, že každá architektúra zaberá určité medzery v celkovom rozsahu bitovej rýchlosti.

    ADC priamej (paralelnej) konverzie majú najvyššiu rýchlosť a najmenšiu bitovú hĺbku. Napríklad ADC s paralelnou konverziou TLC5540 od \u200b\u200bspoločnosti Texas Instruments má rýchlosť 40MSPS s bitovou šírkou iba 8 bitov. ADC tohto typu môžu mať prevodné pomery až do 1 GSPS. Tu je možné poznamenať, že zreťazené ADC majú ešte vyšší výkon, ale sú kombináciou niekoľkých ADC s nižším výkonom a ich zváženie presahuje rámec tohto článku.

    Stredný výklenok v rade s bitovou rýchlosťou je obsadený postupnou aproximáciou ADC. Typické hodnoty sú 12 - 18 bitov pri konverznom pomere 100KSPS-1MSPS.

    Najvyššiu presnosť dosahujú sigma-delta ADC s kapacitou až 24 bitov vrátane a rýchlosťou od jednotiek SPS po jednotky KSPS.

    Ďalším typom ADC, ktorý sa v nedávnej minulosti našiel použitie, je integrovaný ADC. Integrácia ADC je v súčasnosti do značnej miery nahradená inými typmi ADC, možno ich však nájsť v starších prístrojoch.

    Priama konverzia ADC

    ADC s priamou konverziou sa rozšírili v 60. a 70. rokoch a do integrovaných obvodov sa zaviedli v 80. rokoch. Často sa používajú v „zreťazených“ ADC (v tomto článku sa o nich neuvažuje) a majú kapacitu 6-8 bitov pri rýchlostiach do 1 GSPS.

    Architektúra ADC s priamou konverziou je znázornená na obr. 1

    Obrázok: 1. Bloková schéma priamej konverzie ADC

    Princíp činnosti ADC je mimoriadne jednoduchý: vstupný signál sa privádza súčasne na všetky „plusové“ vstupy komparátorov a na „mínusové“ sa privádza množstvo napätí, ktoré sa získajú z referenčného napätia vydelením odpormi R. Pre obvod na obr. 1 tento riadok bude vyzerať takto: (1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16) Uref, kde Uref je referenčné napätie ADC.

    Nechajte na vstup ADC priviesť napätie rovné 1/2 Uref. Potom budú fungovať prvé 4 komparátory (ak počítate zdola) a na ich výstupoch sa objavia logické jednotky. Prioritný kódovač vytvorí binárny kód zo „stĺpca“ tých, ktorý je fixovaný výstupným registrom.

    Teraz sú zrejmé výhody a nevýhody takéhoto prevodníka. Všetky komparátory pracujú paralelne, doba oneskorenia obvodu sa rovná dobe oneskorenia v jednom komparátore plus doba oneskorenia v kódovacom zariadení. Komparátor a kódovač je možné vyrobiť veľmi rýchlo, vďaka čomu má celý obvod veľmi vysokú rýchlosť.

    Aby sme však získali N bitov, sú potrebné komparátory 2 ^ N (a zložitosť kódovacieho zariadenia tiež rastie ako 2 ^ N). Schéma na obr. 1. obsahuje 8 komparátorov a má 3 bity, na získanie 8 bitov potrebujete 256 komparátorov, na 10 bitov - 1024 komparátorov, na 24-bitový ADC by ich trvalo viac ako 16 miliónov. Technika však ešte nedosiahla také výšky.

    Postupná aproximácia ADC

    Analogovo-digitálny prevodník postupného aproximačného registra (SAR) meria veľkosť vstupného signálu vykonaním série po sebe idúcich „váh“, to znamená porovnania hodnoty vstupného napätia s niekoľkými hodnotami generovanými takto:

    1. v prvom kroku sa na výstupe zabudovaného digitálno-analógového prevodníka nastaví hodnota rovná 1 / 2Uref (ďalej predpokladáme, že signál je v intervale (0 - Uref).

    2. ak je signál väčší ako táto hodnota, porovná sa s napätím ležiacim uprostred zostávajúceho intervalu, t. J. V tomto prípade 3 / 4Uref. Ak je signál nižší ako nastavená úroveň, vykoná sa ďalšie porovnanie s menej ako polovicou zostávajúceho intervalu (t. J. S úrovňou 1/4 Uref).

    3. Krok 2 sa opakuje N-krát. Teda N porovnanie ("váženie") generuje N bitov výsledku.

    Obrázok: 2. Bloková schéma postupnej aproximácie ADC.

    SAR ADC teda pozostáva z nasledujúcich jednotiek:

    1. Komparátor. Porovnáva vstupnú hodnotu a aktuálnu hodnotu „váhového“ napätia (na obr. 2 označené trojuholníkom).

    2. Digitálno-analógový prevodník (DAC). Na základe vstupného digitálneho kódu generuje hodnotu napätia „váhy“.

    3. Register postupnej aproximácie (Register postupnej aproximácie, SAR). Implementuje postupný aproximačný algoritmus, ktorý generuje aktuálnu hodnotu kódu privádzaného na vstup DAC. Celá táto architektúra ADC je pomenovaná po nej.

    4. Schéma zadržania vzorky (Sample / Hold, S / H). Pre činnosť tohto ADC je zásadne dôležité, aby vstupné napätie zostávalo konštantné počas celého konverzného cyklu. „Skutočné“ signály sa však zvyknú časom meniť. Obvod vzorkovania a zadržania si „pamätá“ aktuálnu hodnotu analógového signálu a udržuje ju nezmenenú počas celého prevádzkového cyklu zariadenia.

    Výhodou zariadenia je relatívne vysoká rýchlosť prevodu: čas prevodu N-bitového ADC je N cyklov hodín. Presnosť prevodu je obmedzená presnosťou interného DAC a môže predstavovať 16 - 18 bitov (teraz sa začali objavovať 24-bitové SAR ADC, napríklad AD7766 a AD7767).

    Delta Sigma ADC

    A nakoniec, najzaujímavejším typom ADC je sigma-delta ADC, niekedy sa v literatúre označuje ako nábojovo vyvážený ADC. Bloková schéma sigma-delta ADC je znázornená na obr. 3.

    Obr. Bloková schéma sigma-delta ADC.

    Princíp fungovania tohto ADC je o niečo zložitejší ako princíp iných typov ADC. Jeho podstatou je, že vstupné napätie sa porovnáva s hodnotou napätia akumulovanou integrátorom. Na vstup integrátora sa dodávajú impulzy pozitívnej alebo negatívnej polarity v závislosti od výsledku porovnania. Tento ADC je teda jednoduchým sledovacím systémom: napätie na výstupe integrátora „sleduje“ vstupné napätie (obr. 4). Výsledkom tohto obvodu je prúd núl a jednotiek na výstupe komparátora, ktorý sa potom vedie cez digitálny dolnopriepustný filter, čo vedie k výsledku N-bit. LPF na obr. 3. V kombinácii s „decimátorom“, zariadením, ktoré redukuje opakovaciu frekvenciu vzoriek tým, že ich „decimuje“.

    Obrázok: 4. Sigma-delta ADC ako sledovací systém

    Kvôli prísnosti treba povedať, že na obr. 3 je bloková schéma sigma-delta ADC prvého poriadku. Sigma-delta ADC druhého rádu má dvoch integrátorov a dve spätnoväzbové slučky, ale nebude tu uvedený. Záujemcovia o túto tému sa môžu odvolať na.

    Na obr. 5 zobrazuje signály v ADC na nulovej úrovni na vstupe (hore) a na úrovni Vref / 2 (dole).

    Obrázok: 5. Signály v ADC na rôznych úrovniach signálu na vstupe.

    Teraz, bez toho, aby sme sa ponorili do zložitej matematickej analýzy, sa pokúsime pochopiť, prečo majú ADC sigma-delta veľmi nízku hladinu vlastného šumu.

    Zvážte blokovú schému modulátora sigma-delta znázornenú na obr. 3 a predstavuje ho nasledovne (obr. 6):

    Obrázok: 6. Bloková schéma modulátora sigma-delta

    Tu je komparátor predstavovaný ako sčítač, ktorý pridáva požadovaný nepretržitý signál a kvantizačný šum.

    Nech integrátor má prenosovú funkciu 1 / s. Potom, predstavujúci užitočný signál ako X (s), výstup modulátora sigma-delta ako Y (s), a kvantizačný šum ako E (s), získame prenosovú funkciu ADC:

    Y (s) \u003d X (s) / (s + 1) + E (s) s / (s + 1)

    To znamená, že modulátor sigma-delta je v skutočnosti dolnopriepustným filtrom (1 / (s + 1)) pre požadovaný signál a hornopriepustným filtrom (s / (s + 1)) pre šum, pričom oba filtre majú rovnakú medznú frekvenciu. Hluk koncentrovaný vo vysokofrekvenčnej oblasti spektra je ľahko odstrániteľný digitálnym dolnopriepustným filtrom, ktorý je umiestnený za modulátorom.

    Obrázok: 7. Fenomén „posunu“ šumu vo vysokofrekvenčnej časti spektra

    Malo by sa však chápať, že ide o mimoriadne zjednodušené vysvetlenie javu tvarovania šumu v sigma-delta ADC.

    Hlavnou výhodou sigma-delta ADC je teda vysoká presnosť z dôvodu extrémne nízkeho vnútorného šumu. Na dosiahnutie vysokej presnosti je však potrebné, aby medzná frekvencia digitálneho filtra bola čo najnižšia, mnohokrát menšia ako pracovná frekvencia modulátora sigma-delta. Preto majú sigma-delta ADC nízke konverzné pomery.

    Môžu byť použité v audio technológii, ale hlavne v priemyselnej automatizácii na prevod signálov snímačov, v meracích prístrojoch a v iných aplikáciách, kde sa vyžaduje vysoká presnosť. ale nie je potrebná vysoká rýchlosť.

    Trochu histórie

    Najstarším odkazom na ADC v histórii je pravdepodobne patent Paul M. Rainey, „Facsimile Telegraph System“, U.S. Patent 1 608 527, podaný 20. júla 1921, vydaný 30. novembra 1926. Zariadenie zobrazené v patente je v skutočnosti 5-bitový priamy prevod ADC.

    Obrázok: 8. Prvý patent pre ADC

    Obrázok: 9. Priama konverzia ADC (1975)

    Zariadenie zobrazené na obrázku je MOD-4100 s priamou konverziou ADC vyrobený spoločnosťou Computer Labs, 1975, zostavený na základe diskrétnych komparátorov. Existuje 16 komparátorov (sú umiestnené v polkruhu, aby sa vyrovnalo oneskorenie šírenia signálu pre každý komparátor), preto má ADC kapacitu iba 4 bity. Rýchlosť konverzie 100 MSPS, spotreba energie 14 wattov.

    Nasledujúci obrázok zobrazuje pokročilú verziu priameho prevodu ADC.

    Obrázok: 10. Priama konverzia ADC (1970)

    VHS-630 z roku 1970, vyrobený spoločnosťou Computer Labs, mal 64 komparátorov, mal 6 bitov, 30MSPS a spotreboval 100 wattov (verzia VHS-675 z roku 1975 mala 75 MSPS a 130 wattov).

    Literatúra

    W. Kester. ADC Architectures I: Flash Converter. Analógové zariadenia, výučba MT-020.

    Prednáška číslo 3

    "Analógovo-digitálna a digitálno-analógová konverzia".

    V mikroprocesorových systémoch hrá analógovo-digitálny prevodník (ADC) úlohu impulzného prvku a digitálno-analógový prevodník (DAC) ako extrapolátor.

    Analógovo-digitálna konverzia spočíva v prevode informácií obsiahnutých v analógovom signáli na digitálny kód ... Digitálno-analógová konverzia určené na vykonávanie inverznej úlohy, t.j. prevádza číslo vyjadrené ako digitálny kód na ekvivalentný analógový signál.

    ADC sa zvyčajne inštalujú do spätnoväzbových slučiek digitálnych riadiacich systémov na prevod analógových spätnoväzbových signálov na kódy, ktoré vníma digitálna časť systému. Takže ADC vykonávajú niekoľko funkcií, napríklad vzorkovanie času, kvantizáciu úrovne, kódovanie. Zovšeobecnená bloková schéma ADC je znázornená na obrázku 3.1.


    Na vstup ADC sa privádza signál vo forme prúdu alebo napätia, ktorý sa počas konverzie kvantizuje podľa úrovne. Ideálna statická odozva pre 3-bitový ADC je uvedená na obrázku 3.2.


    Vstupné signály môžu nadobúdať ľubovoľné hodnoty v rozmedzí od -U max až U max a výstupy zodpovedajú ôsmim (2 3) samostatným úrovniam. Hodnota vstupného napätia, pri ktorej dochádza k prechodu z jedného odpočtu výstupného kódu ADC na inú susednú hodnotu, sa nazýva medzikódové spojovacie napätie... Rozdiel medzi dvoma susednými hodnotami kódových prechodov sa volá kvantizačný krok alebo jednotka najmenej významnej číslice (LSB).Východiskový bod transformačnej charakteristiky sa nazýva bod určený hodnotou vstupného signálu, definovaný ako

    (3.1),

    kde U 0,1 - napätie prvého prechodu medzi kódmi,U LSB - krok kvantovania (LSB - najmenej významný bit ). prevod zodpovedá vstupnému napätiu definovanému pomerom

    (3.2).

    Rozsah hodnôt vstupného napätia ADC, obmedzený hodnotamiU 0,1 a U N-l, N zavolal rozsah vstupného napätia.

    (3.3).

    Rozsah vstupného napätia a najmenej významná bitová hodnotaN -bit ADC a DAC spája pomer

    (3.4).

    Napätie

    (3.5)

    zavolal napätie v plnom rozsahu (FSR - plný rozsah ). Typicky je tento parameter určený výstupnou úrovňou zdroja referenčného napätia pripojeného k ADC. Veľkosť kroku kvantovania alebo jednotky najmenej významného bitu, takže rovná sa

    (3.6),

    a hodnota jednotky najvýznamnejšej číslice

    (3.7).

    Ako je zrejmé z obrázku 3.2, v procese konverzie sa vyskytne chyba, ktorá nepresahuje polovicu hodnoty najmenej významného bituU LSB / 2.

    Existuje mnoho spôsobov analógovo-digitálneho prevodu, ktoré sa líšia presnosťou a rýchlosťou. Vo väčšine prípadov sú tieto vlastnosti navzájom antagonistické. V súčasnosti sú také typy prevodníkov ako ADC postupných aproximácií (bitové vyváženie), ktoré integrujú ADC paralelne (Blesk ) ADC, „sigma-delta“ ADC atď.

    Bloková schéma postupnej aproximácie ADC je znázornená na obrázku 3.3.



    Hlavnými prvkami zariadenia sú komparátor (K), digitálno-analógový prevodník (DAC) a logický riadiaci obvod. Princíp prevodu je založený na postupnom porovnávaní úrovne vstupného signálu s úrovňami signálu zodpovedajúcimi rôznym kombináciám výstupného kódu a tvorbe výsledného kódu na základe výsledkov porovnania. Poradie porovnávaných kódov spĺňa pravidlo polovičného delenia. Na začiatku konverzie je vstupný kód DAC nastavený do stavu, v ktorom sú všetky bity okrem staršej rovné 0 a staršia je 1. Pri tejto kombinácii sa na výstupe DAC vytvorí napätie rovné polovici rozsahu vstupného napätia. Toto napätie sa porovnáva so vstupným napätím v komparátore. Ak je vstupný signál väčší ako signál prichádzajúci z DAC, potom je najvýznamnejší bit výstupného kódu nastavený na 1, inak sa nastaví na 0. V nasledujúcom cykle hodín sa takto čiastočne vytvorený kód opäť privedie na vstup DAC, nasledujúci bit sa v ňom nastaví na jeden a porovnanie opakuje. Proces pokračuje, kým sa neporovná najmenej významný bit. Takže formovaťN -vyžaduje sa výstupný kódN identické základné porovnávacie cykly. To znamená, že za rovnakých okolností rýchlosť takého ADC klesá so zvyšovaním jeho kapacity. Interné prvky postupnej aproximácie ADC (DAC a komparátor) musia mať presnosť lepšiu ako hodnota polovice najmenej významného bitu ADC.

    Bloková schéma paralelnej schémy (Blesk ) ADC je znázornený na obrázku 3.4.



    V takom prípade sa vstupné napätie okamžite použije na porovnanie so vstupmi rovnakého menaN -1 komparátory. Signály z vysoko presného deliča napätia, ktorý je pripojený k zdroju referenčného napätia, sa privádzajú na opačné vstupy komparátorov. V takom prípade sú napätia z výstupov rozdeľovača rovnomerne rozložené v celom rozsahu vstupného signálu. Prioritný kódovač generuje digitálny výstupný signál zodpovedajúci najvyššiemu komparátoru s aktivovaným výstupným signálom. Takže poskytnúťN - vyžaduje sa bitová konverzia 2 N deliace odpory a 2 N -1 komparátor. Jedná sa o jednu z najrýchlejších konverzných metód. Avšak s veľkou bitovou hĺbkou vyžaduje veľké náklady na hardvér. Presnosť všetkých odporov deliča a komparátora by mala byť opäť lepšia ako polovica najmenej významného bitu.

    Bloková schéma duálneho integračného ADC je znázornená na obrázku 3.5.


    Hlavnými prvkami systému sú analógové prepínače pozostávajúce z klávesovSW 1, SW 2, SW 3, integrátor AND, komparátor K a počítadlo C. Proces premeny pozostáva z troch fáz (obrázok 3.6).


    Kľúč je v prvej fáze zatvorenýSW 1 a zvyšok klávesov je otvorený. Cez zatvorený kľúčSW 1 je vstupné napätie privádzané do integrátora, ktorý integruje vstupný signál v pevnom časovom intervale. Po tomto časovom intervale je výstupná úroveň integrátora úmerná hodnote vstupného signálu. V druhej fáze transformácie je kľúčSW 1 sa otvorí a kľúčSW 2 sa zatvorí a na vstup integrátora sa privedie signál zo zdroja referenčného napätia. Integrátorový kondenzátor je vybíjaný z napätia akumulovaného v prvom konverznom intervale konštantnou rýchlosťou úmernou referenčnému napätiu. Tento stupeň pokračuje, kým výstupné napätie integrátora neklesne na nulu, čo dokazuje výstup komparátora porovnávajúci signál integrátora s nulou. Trvanie druhého stupňa je úmerné vstupnému napätiu prevodníka. Počas celého druhého stupňa sa na počítadlo vlievajú vysokofrekvenčné impulzy s kalibrovanou frekvenciou. Takže po druhom stupni sú digitálne hodnoty počítadla úmerné vstupnému napätiu. Touto metódou je možné dosiahnuť veľmi dobrú presnosť bez toho, aby boli kladené vysoké nároky na presnosť a stabilitu komponentov. Stabilita kapacity integrátora nemusí byť predovšetkým vysoká, pretože cykly nabíjania a vybíjania sa vyskytujú rýchlosťou nepriamo úmernou kapacite. Okrem toho sú chyby driftu a posunu komparátora kompenzované spustením a ukončením pri rovnakom napätí pre každý konverzný krok. Na zvýšenie presnosti sa používa tretí stupeň transformácie, keď je vstup integrátora cezSW 3 je aplikovaný nulový signál. Pretože tento krok používa rovnaký integrátor a komparátor, odpočítaním výstupnej chyby na nule od následného merania sa kompenzujú chyby spojené s meraniami blízko nuly. Od frekvencie taktovacích impulzov vstupujúcich do počítadla sa dokonca nekladú prísne požiadavky pevný časový interval v prvom stupni premeny sa vytvorí z rovnakých impulzov. Prísne požiadavky sa kladú iba na vybíjací prúd, t.j. k zdroju referenčného napätia. Nevýhodou tejto metódy premeny je jej nízky výkon.

    ADC sa vyznačuje množstvom parametrov, ktoré umožňujú výber konkrétneho zariadenia na základe požiadaviek systému. Všetky parametre ADC možno rozdeliť do dvoch skupín: statické a dynamické. Prvé určujú charakteristiky presnosti zariadenia pri práci s konštantným alebo pomaly sa meniacim vstupným signálom a druhé charakterizujú rýchlosť zariadenia ako udržiavanie presnosti so zvyšujúcou sa frekvenciou vstupného signálu.

    Úroveň kvantovania ležiaca v blízkosti nuly vstupného signálu zodpovedá napätiu medzikódových prechodov –0,5U LSB a 0,5 U LSB (prvý sa vyskytuje iba v prípade bipolárneho vstupného signálu). V skutočných zariadeniach sa však napätia týchto prechodov medzi kódmi môžu líšiť od týchto ideálnych hodnôt. Odchýlka skutočných úrovní týchto napätí medzikódových prechodov od ich ideálnych hodnôt sa nazýva chyba offsetu bipolárnej nuly (Chyba bipolárnej nuly ) a chyba unipolárneho posunutia nuly (Chyba nulového posunu ). Bipolárne rozsahy konverzie zvyčajne používajú chybu nulového posunu a unipolárne konverzie zvyčajne používajú chybu unipolárneho posunu. Táto chyba vedie k paralelnému posunutiu skutočnej transformačnej charakteristiky vzhľadom na ideálnu charakteristiku pozdĺž osi úsečky (obr. 3.7).


    Odchýlka úrovne vstupného signálu zodpovedajúca poslednému medzikódovému prechodu od jeho ideálnej hodnotyU FSR - 1,5 U LSB sa volá chyba v plnom rozsahu (Full Scale Error).

    ADC prevodný koeficient sa nazýva dotyčnica sklonu priamky vedenej cez začiatočný a koncový bod skutočných transformačných charakteristík. Rozdiel medzi skutočnou a ideálnou hodnotou konverzného faktora sa nazýva chyba konverzného faktora (Chyba zisku ) (Obrázok 3.7) Zahŕňa chyby na konci rozsahu, ale nezahŕňa chyby na nule. Pre unipolárny rozsah je definovaný ako rozdiel medzi chybou celej stupnice a chybou unipolárneho nulového posunu a pre bipolárny rozsah je to rozdiel medzi chybou celej stupnice a chybou bipolárneho nulového posunu. V skutočnosti to v každom prípade je odchýlka ideálnej vzdialenosti medzi posledným a prvým medzikódovým prechodom (rovná saU FSR -2 U LSB ) z jeho skutočnej hodnoty.

    Chyby nulového posunu a zosilnenia konverzie je možné kompenzovať nastavením predzosilňovača ADC. Aby ste to dosiahli, musíte mať voltmetr s presnosťou najmenej 0,1U LSB ... Aby boli tieto dve chyby nezávislé, najskôr sa opraví chyba posunutia nuly a potom chyba konverzného faktora.Ak chcete opraviť chybu nulového posunu ADC, musíte:

    1. Nastavte vstupné napätie presne na 0,5U LSB;

    2. Upravte offset ADC predzosilňovača, kým sa ADC neprepne do stavu 00 ... 01.

    Ak chcete opraviť chybu konverzného faktora, musíte:

    1. Nastavte vstupné napätie presne na úroveňU FSR - 1,5 U LSB;

    2. Upravte zosilnenie predzosilňovača ADC, kým sa ADC neprepne na stav 11 ... 1.

    Kvôli nedokonalosti prvkov obvodu ADC sa kroky v rôznych bodoch charakteristík ADC navzájom líšia veľkosťou a nie sú rovnakéU LSB (obrázok 3.8).


    Odchýlka vzdialenosti medzi stredmi dvoch susedných skutočných krokov kvantovania od ideálnej hodnoty kroku kvantovaniaU LSB zavolal diferenciálna nelinearita (DNL - Diferenciálna nelinearita).Ak DNL väčší alebo rovnýU LSB , potom môže mať ADC takzvané „chýbajúce kódy“ (obr. 3.3). To znamená lokálnu prudkú zmenu v zisku ADC, ktorá v riadiacich systémoch s uzavretou slučkou môže viesť k strate stability.

    Pre aplikácie, kde je dôležité udržiavať výstupný signál s danou presnosťou, je dôležité presne zladiť výstupné kódy ADC s medzikódovými prechodovými napätiami. Maximálna odchýlka stredu kvantovacieho kroku na skutočnej charakteristike ADC od linearizovanej charakteristiky sa nazýva integrálna nelinearita (INL - Integral Nonlinearity) aleborelatívna presnosť (Relatívna presnosť) ADC (Obrázok 3.9).


    Linearizovaná charakteristika sa vykreslí cez krajné body skutočnej konverznej charakteristiky po ich kalibrácii, t.j. vylúčené chyby posunutia nuly a konverzného faktora.

    Je prakticky nemožné kompenzovať chyby diferenciálnej a integrálnej nelinearity jednoduchými prostriedkami.

    Rozlíšenie ADC (Rozhodnutie ) je recipročná hodnota maximálneho počtu kombinácií kódov na výstupe ADC

    (3.8).

    Tento parameter určuje, akú minimálnu úroveň vstupného signálu (vzhľadom na signál s plnou amplitúdou) dokáže ADC vnímať.

    Presnosť a rozlíšenie sú dve nezávislé charakteristiky. Rozlíšenie zohráva rozhodujúcu úlohu, keď je dôležité zabezpečiť zadaný dynamický rozsah vstupného signálu. Presnosť je kritická, ak je potrebné udržiavať kontrolovanú hodnotu na danej úrovni so stálou presnosťou.

    Dynamický rozsah ADC (DR - Dinamic Range ) je pomer maximálnej vnímanej úrovne vstupného napätia k minimu vyjadrený v dB

    (3.9).

    Tento parameter určuje maximálne množstvo informácií, ktoré môže ADC prenášať. Takže pre 12-bitový ADCDR \u003d 72 dB.

    Vlastnosti skutočných ADC sa líšia od charakteristík ideálnych zariadení v dôsledku nedokonalosti prvkov skutočného zariadenia. Uvažujme o niektorých parametroch, ktoré charakterizujú skutočné ADC.

    Pomer signálu k šumu (SNR - pomer signálu k šumu ) je pomer efektívnej hodnoty vstupného sínusového signálu k efektívnej hodnote šumu, ktorá je definovaná ako súčet všetkých ostatných spektrálnych zložiek do polovice vzorkovacej frekvencie bez zohľadnenia konštantnej zložky. Pre perfektnéN -bitový ADC, ktorý generuje iba kvantovací šumSNR vyjadrené v decibeloch možno definovať ako


    (3.10),

    kde N - bitová hĺbka ADC. Takže pre 12-bitový ideálny ADCSNR \u003d 74 dB. Táto hodnota je vyššia ako hodnota dynamického rozsahu toho istého ADC od roku minimálna úroveň vnímaného signálu musí byť vyššia ako úroveň hluku. Tento vzorec zohľadňuje iba kvantizačný šum a nezohľadňuje ďalšie zdroje hluku, ktoré existujú v skutočných ADC. Preto hodnotySNR pre skutočné ADC je spravidla nižšia ako ideálna. Typická hodnotaSNR pre skutočný 12-bitový ADC je to 68-70 dB.

    Ak má vstupný signál menší výkyvU FSR , potom je potrebné upraviť posledný vzorec

    (3.11),

    kde K OS je útlm vstupného signálu vyjadrený v dB. Ak má teda vstupný signál 12-bitového ADC amplitúdu 10-krát menšiu ako polovica napätia v plnom rozsahu, potom KOS \u003d -20 dB aSNR \u003d 74 dB - 20 dB \u003d 54 dB.

    Skutočná hodnotaSNR možno použiť na určenie skutočného počtu bitov ADC(ENOB - efektívny počet bitov ). Je určená vzorcom

    (3.12).

    Tento indikátor môže charakterizovať skutočnú rozhodujúcu schopnosť skutočného ADC, napríklad 12-bitového ADC, ktorý máSNR \u003d 68 dB pre signál s K OS \u003d -20 dB je v skutočnosti 7-bitový (ENOB \u003d 7,68). Hodnota ENOB silne závisí od frekvencie vstupného signálu, t.j. efektívna kapacita ADC klesá s rastúcou frekvenciou.

    Celkové harmonické skreslenie (THD - celkové harmonické skreslenie ) Je pomer súčtu efektívnych hodnôt všetkých vyšších harmonických k efektívnej hodnote základnej harmonickej

    (3.13),

    kde n zvyčajne obmedzené na 6 alebo 9. Tento parameter charakterizuje úroveň harmonického skreslenia výstupného signálu ADC v porovnaní so vstupom.THD sa zvyšuje s frekvenciou vstupného signálu.

    Plná šírka pásma (FPBW - plná šírka pásma ) Je maximálna frekvencia vstupného signálu s výkyvom v plnom rozsahu, pri ktorej sa amplitúda rekonštruovanej základnej zložky zníži najviac o 3 dB. S nárastom frekvencie vstupného signálu strácajú analógové obvody ADC čas na spracovanie svojich zmien s danou presnosťou, čo vedie k zníženiu konverzného koeficientu ADC pri vysokých frekvenciách.

    Čas vyrovnania (Čas vyrovnania ) Je čas potrebný na to, aby ADC dosiahol nominálnu presnosť po tom, čo sa na jeho vstup použil skokový signál s amplitúdou rovnajúcou sa úplnému rozsahu vstupného signálu. Tento parameter je obmedzený z dôvodu konečnej rýchlosti rôznych uzlov ADC.

    Kvôli rôznym druhom chýb je charakteristika skutočného ADC nelineárna. Ak sa na vstup zariadenia s nelinearitami aplikuje signál, ktorého spektrum pozostáva z dvoch harmonickýchfa a f b , potom v spektre výstupného signálu takéhoto zariadenia okrem základných harmonických aj intermodulačné subharmonické s frekvenciami , kde m, n \u003d 1,2,3, ... Subharmonie druhého rádu súf a + f b, f a - f b , subharmonie tretieho rádu sú 2f a + f b, 2 f a - f b, f a +2 f b, f a -2 f b ... Ak majú vstupné sínusoidy blízke frekvencie umiestnené v blízkosti horného konca priepustného pásma, potom sú subharmonické sondy druhého rádu ďaleko od vstupných sínusoidných sústav a nachádzajú sa v oblasti s nižšou frekvenciou, zatiaľ čo subharmonické sondy tretieho rádu majú frekvencie blízke vstupným frekvenciám.

    Koeficient intermodulačného skreslenia (Intermodulatínové skreslenie ) Je pomer súčtu efektívnych hodnôt intermodulačných subharmoník určitého rádu k súčtu efektívnych hodnôt základných harmonických vyjadrený v dB

    (3.14).

    Dokončenie akejkoľvek metódy analógovo-digitálneho prevodu trvá určitý čas. Pod Čas konverzie ADC (Čas konverzie ) sa chápe ako časový interval od okamihu, keď analógový signál dorazí na vstup ADC, kým sa nezobrazí príslušný výstupný kód. Pokiaľ sa vstupný signál ADC mení v čase, potom výsledná doba premeny ADC vedie k vzniku tzv. chyba clony(Obrázok 3.10).


    Momentálne prichádza signál začatia premenyt 0 a v danom okamihu sa zobrazí výstupný kódt 1 ... Počas tejto doby sa vstupný signál dokázal zmeniť o hodnotuDU ... Existuje neistota: aká úroveň hodnoty vstupného signálu v rozsahuU 0 - U 0 + DU daný výstupný kód sa zhoduje. Na udržanie presnosti prevodu na úrovni najmenej významnej bitovej jednotky je potrebné, aby počas doby prevodu nebola zmena hodnoty signálu na vstupe ADC väčšia ako hodnota najmenej významnej bitovej jednotky.

    (3.15).

    Zmena úrovne signálu počas prepočtu sa dá približne vypočítať ako

    (3.16),

    kde U v - vstupné napätie ADC,T c - doba premeny. Dosadením (3.16) do (3.15) získame

    (3.17).

    Ak je vstupom sínusový signál s frekvenciouf

    (3.18),

    potom bude jeho derivát

    (3.19).

    Svoju maximálnu hodnotu nadobúda, keď je kosínus 1. Nahradením (3.9) v (3.7) s ohľadom na to získame

    alebo

    (3.20)

    Konečný čas prevodu ADC vedie k požiadavke na obmedzenie rýchlosti zmeny vstupného signálu. Aby sa znížila chyba clony atď. oslabiť obmedzenie rýchlosti zmeny vstupného signálu ADC na vstupe prevodníka je stanovené tzv. Zariadenie Fetch-store (FDD) (Track / Hold jednotka ). Zjednodušený diagram UVC je znázornený na obrázku 3.11.


    Toto zariadenie má dva režimy prevádzky: režim vzorkovania a režim blokovania. Režim vzorkovania zodpovedá uzavretému stavu kľúčaSW ... V tomto režime výstupné napätie UVC opakuje svoje vstupné napätie. Režim blokovania sa aktivuje príkazom otváracieho kľúčaSW ... V takom prípade je spojenie medzi vstupom a výstupom UVC prerušené a výstupný signál je udržiavaný na konštantnej úrovni zodpovedajúcej úrovni vstupného signálu v čase prijatia príkazu západky v dôsledku náboja akumulovaného na kondenzátore. Ak teda dáte príkaz latch tesne pred začiatkom konverzie ADC, potom bude výstupný signál UVC udržiavaný na konštantnej úrovni počas celej doby konverzie. Po skončení konverzie sa UVC opäť prepne do režimu vzorkovania. Fungovanie skutočného UVC sa trochu líši od ideálneho prípadu, ktorý bol popísaný (Obrázok 3.12).


    (3.21),

    kde f - frekvencia vstupného signálu,t A Je veľkosť neistoty otvoru.

    V skutočnom I / O nemôže výstupný signál zostať úplne nezmenený počas doby konečnej konverzie. Kondenzátor sa postupne vybije malým vstupným prúdom výstupnej medzipamäte. Pre zachovanie požadovanej presnosti je potrebné, aby sa počas premeny náboj kondenzátora nezmenil o viac ako 0,5U LSB.

    Digitálno-analógové prevodníky Spravidla sa inštalujú na výstup mikroprocesorového systému na prevod jeho výstupných kódov na analógový signál dodávaný do objektu kontinuálnej kontroly. Ideálna statická odozva pre 3-bitový DAC je znázornená na obrázku 3.13.


    Východiskový bod charakteristiky definovaný ako bod zodpovedajúci prvému (nulovému) vstupnému kóduU 00 ... 0 . Koncový bod charakteristikydefinovaný ako bod zodpovedajúci poslednému vstupnému kóduU 11 ... 1 ... Definície rozsahu výstupného napätia, jednotky najmenej významnej číslice kvantovania, chyby nulového posunu, chyby konverzného faktora sú podobné zodpovedajúcim charakteristikám ADC.

    Z hľadiska štrukturálnej organizácie má DAC oveľa menšiu škálu možností na konštrukciu prevodníka. Hlavnou štruktúrou DAC je tzv. „ReťazR -2 R diagram “(obr. 3.14).



    Je ľahké preukázať, že vstupný prúd obvodu jeJa v \u003d U REF / R a prúdy po sebe nasledujúcich obvodových spojeníJa v / 2, ja v / 4, ja v / 8 atď. Na prevod vstupného digitálneho kódu na výstupný prúd stačí zhromaždiť všetky prúdy ramien zodpovedajúce prúdom vo vstupnom kóde vo výstupnom bode prevodníka (obrázok 3.15).


    Ak je k výstupnému bodu prevodníka pripojený operačný zosilňovač, potom možno výstupné napätie definovať ako

    (3.22),

    kde K - vstupný digitálny kód,N - číselná kapacita DAC.

    Všetky existujúce DAC sú rozdelené do dvoch veľkých skupín: DAC s prúdovým výstupom a DAC s výstupom napätia. Rozdiel medzi nimi spočíva v neprítomnosti alebo prítomnosti koncového stupňa na operačnom zosilňovači v čipu DAC. Napäťové výstupné DAC sú kompletnejšie zariadenia a na svoju činnosť potrebujú menej ďalších prvkov. Konečná fáza však spolu s parametrami rebríkovej schémy určuje dynamické a presné parametre DAC. Implementácia presného vysokorýchlostného operačného zosilňovača na jednom čipe s DAC je často zložitá. Väčšina vysokorýchlostných DAC má preto prúdový výstup.

    Diferenciálna nelinearita pre DAC je definovaný ako odchýlka vzdialenosti medzi dvoma susednými úrovňami analógového výstupného signálu od ideálnej hodnotyU LSB ... Vysoká hodnota diferenciálnej nelinearity môže spôsobiť, že DAC sa stane nemonotónnym. To znamená, že zvýšenie digitálneho kódu povedie k zníženiu výstupného signálu v niektorej časti charakteristiky (obrázok 3.16). To môže viesť k nežiaducemu generovaniu v systéme.


    Integrovaná nelinearita pre DAC je definovaný ako najväčšia odchýlka úrovne analógového výstupu od priamky vedenej cez body zodpovedajúce prvému a poslednému kódu po ich úprave.

    Čas vyrovnania DAC je definovaný ako čas, počas ktorého bude výstupný signál DAC nastavený na danú úroveň s chybou nie väčšou ako 0,5U LSB po zmene vstupného kódu z 00 ... 0 na 11 ... 1. Ak má DAC vstupné registre, potom je určitá časť času vyrovnania spôsobená pevným oneskorením pri prechode digitálnych signálov a iba zvyšok je dôsledkom zotrvačnosti samotného obvodu DAC. Preto sa čas usadzovania zvyčajne nemeria od okamihu, keď na vstup DAC dorazí nový kód, ale od okamihu, keď sa začne meniť výstupný signál zodpovedajúci novému kódu, do okamihu, keď je výstupný signál zistený s presnosťou0,5U LSB (obrázok 3.17).


    V takom prípade čas vyrovnania určuje maximálnu vzorkovaciu frekvenciu DAC.

    (3.23),

    kde t S - čas vyrovnania.

    Digitálne obvody vstupu DAC majú konečnú rýchlosť. Okrem toho rýchlosť šírenia signálov zodpovedajúcich rôznym bitom vstupného kódu nie je rovnaká z dôvodu rozptylu parametrov prvkov a vlastností obvodu. Výsledkom je, že ramená rebríkového obvodu DAC sa po príchode nového kódu neprepínajú synchrónne, ale s určitým vzájomným oneskorením. To vedie k skutočnosti, že v diagrame výstupného napätia DAC, pri prechode z jednej ustálenej hodnoty na druhú, sú pozorované prepätia rôznych amplitúd a smerov (obr. 3.18).


    Podľa operačného algoritmu je DAC extrapolátor nultého rádu, ktorého frekvenčná odozva môže byť vyjadrená výrazom

    (3.24),

    kde w s - vzorkovacia frekvencia. Frekvenčná charakteristika DAC je znázornená na obrázku 3.20.


    Ako vidíte, na frekvencii 0,5w s rekonštruovaný signál je zoslabený o 3,92 dB v porovnaní s nízkofrekvenčnými zložkami signálu. Existuje teda mierne skreslenie spektra rekonštruovaného signálu. Vo väčšine prípadov toto mierne skreslenie významne neovplyvňuje výkon systému. Avšak v prípadoch, keď sa vyžaduje zvýšená linearita spektrálnych charakteristík systému (napríklad v systémoch na spracovanie zvuku), aby sa výsledné spektrum vyrovnalo na výstupe DAC, je potrebné nainštalovať špeciálny rekonštrukčný filter s frekvenčnou charakteristikou typux / sin (x).

    Načítava ...Načítava ...