وضوح ADC - حداقل تغییر در مقدار سیگنال آنالوگ که می تواند توسط یک ADC مشخص تبدیل شود - به ظرفیت آن مربوط می شود. در مورد اندازه گیری واحد بدون در نظر گرفتن نویز ، وضوح به طور مستقیم تعیین می شود لقمه ADC
ظرفیت ADC تعداد مقادیر گسسته ای است که مبدل می تواند در خروجی تولید کند. در ADC باینری با بیت اندازه گیری می شود ، با ADC سه گانه با trit اندازه گیری می شود. به عنوان مثال ، یک باینری 8 بیتی ADC توانایی تولید 256 مقدار گسسته (0 ... 255) را دارد 2 8 \u003d 256 (\\ سبک نمایش 2 ^ (8) \u003d 256)از این رو ، یک ADC 8 بیتی سه تایی قادر به 6561 مقدار گسسته است 3 8 \u003d 6561 (\\ سبک نمایش 3 ^ (8) \u003d 6561).
وضوح ولتاژ برابر است با اختلاف ولتاژ مربوط به حداکثر و حداقل کد خروجی ، تقسیم بر تعداد مقادیر خروجی گسسته. مثلا:
- مثال 1
- دامنه ورودی \u003d 0 تا 10 ولت
- بیت ADC 12 بیت: 2 12 \u003d 4096 سطح کمی سازی
- وضوح ولتاژ ADC دودویی: (10-0) / 4096 \u003d 0.00244 ولت \u003d 2.44 میلی ولت
- عمق بیت سه تایی ADC 12 trit: 3 12 \u003d 531 441 سطح کمی سازی
- وضوح ولتاژ سه قلوهای ADC: (10-0) / 531441 \u003d 0.0188 میلی ولت \u003d 18.8 μV
- مثال 2
- دامنه ورودی \u003d -10 تا +10 ولت
- عمق بیت ADC بیت 14 بیت: 2 14 \u003d 16384 سطح کمی سازی
- وضوح ولتاژ ADC دودویی: (10 - (- 10)) / 16384 \u003d 20/16384 \u003d 0.00122 ولت \u003d 1.22 میلی ولت
- عمق بیت سه تایی ADC 14 trit: 3 14 \u003d 4 782 969 سطح کمی سازی
- رزولوشن ولتاژ سه گانه ADC: (10 - (- 10)) / 4782969 \u003d 0.00418 mV \u003d 4.18 μV
در عمل ، تفکیک پذیری ADC با نسبت سیگنال به نویز سیگنال ورودی محدود می شود. با شدت زیاد صدا در ورودی ADC ، تشخیص سطح مجاور سیگنال ورودی غیرممکن می شود ، یعنی وضوح بدتر می شود. در این حالت ، وضوح واقعی قابل دستیابی توسط عمق بیت موثر (مهندسی تعداد موثر بیت ها ، ENOB) ، که کمتر از عمق بیت واقعی ADC است. هنگام تبدیل یک سیگنال بسیار پر سر و صدا ، کمترین بیت کد خروجی عملاً بی فایده است ، زیرا حاوی نویز است. برای دستیابی به عرض بیت اعلام شده ، نسبت سیگنال به نویز سیگنال ورودی باید تقریباً 6 دسی بل برای هر بیت عمق بیت باشد (6 دسی بل مربوط به یک تغییر دو برابری در سطح سیگنال است).
انواع تبدیل
با توجه به روش الگوریتم های مورد استفاده ، ADC به موارد زیر تقسیم می شود:
- تقریب متوالی
- مدولاسیون دلتا سیگما سریال
- موازی تک مرحله ای
- دو یا چند مرحله موازی (نوار نقاله)
ADC های دو نوع اول به معنای استفاده اجباری از دستگاه نمونه برداری و ذخیره سازی (UWH) است. این دستگاه برای ذخیره مقدار آنالوگ سیگنال برای زمان مورد نیاز برای انجام تبدیل عمل می کند. بدون آن ، نتیجه تبدیل یک ADC سریال فاقد اعتبار است. ADC های یکپارچه تقریب پی در پی تولید می شوند ، هم حاوی UVR هستند و هم نیاز به UVR خارجی دارند [ ] .
ADC های خطی
بیشتر ADC ها خطی در نظر گرفته می شوند ، اگرچه تبدیل A / D اساساً یک فرایند غیر خطی است (از آنجا که عملیات نقشه برداری فضای مجزا و گسسته غیر خطی است).
مدت، اصطلاح خطی در رابطه با ADC ، به این معنی است که دامنه مقادیر ورودی نمایش داده شده روی یک مقدار دیجیتال خروجی به طور خطی با این مقدار خروجی مرتبط است ، یعنی مقدار خروجی ک زمانی حاصل می شود که مقادیر ورودی از
متر(ک + ب) متر(ک + 1 + ب),جایی که متر و ب - برخی از ثابت ها مقدار ثابت ببه طور معمول 0 یا -0.5 است. اگر ب \u003d 0 ، ADC فراخوانی می شود کوانتایزر غیر صفر (اواسط ظهور) ، اگر ب \u003d −0.5 ، سپس ADC فراخوانی می شود كوانتيزر با صفر در مركز مرحله كوانتاسيون (آج وسط).
ADC های غیر خطی
یک پارامتر مهم توصیف غیرخطی بودن است غیر خطی انتگرال (INL) و غیر خطی بودن افتراقی (DNL)
خطای دیافراگم (لرزش)
بگذارید یک سیگنال سینوسی را دیجیتالی کنیم x (t) \u003d a sin \u2061 2 π f 0 t (\\ سبک نمایش x (t) \u003d A \\ sin 2 \\ pi f_ (0) t)... در حالت ایده آل ، نمونه ها در فواصل منظم گرفته می شوند. با این حال ، در واقعیت ، زمان نمونه برداری به دلیل تکان خوردن جلوی سیگنال همگام سازی تحت نوسان است ( لرزش ساعت) با این فرض که عدم قطعیت زمان نمونه برداری مرتب باشد Δ t (\\ displaystyle \\ Delta t)، در می یابیم که خطای ناشی از این پدیده را می توان به صورت تخمین زد
E a p ≤ | x ′ (t) Δ t | ≤ 2 A π f 0 Δ t (\\ displaystyle E_ (ap) \\ leq | x "(t) \\ Delta t | \\ leq 2A \\ pi f_ (0) \\ Delta t).خطا در فرکانس های پایین نسبتاً کوچک است ، اما در فرکانس های بالا می تواند به میزان قابل توجهی افزایش یابد.
اثر خطای دیافراگم را می توان نادیده گرفت اگر اندازه آن نسبت به خطای کوانتیشن نسبتاً کم باشد. بنابراین ، می توانید نیازهای jitter زیر را برای سیگنال همگام سازی تنظیم کنید:
Δ t< 1 2 q π f 0 {\displaystyle \Delta t<{\frac {1}{2^{q}\pi f_{0}}}} ,جایی که q (\\ displaystyle q) - عمق بیت ADC.
| عمق بیت ADC | حداکثر فرکانس ورودی | ||||
|---|---|---|---|---|---|
| 44.1 کیلوهرتز | 192 کیلوهرتز | 1 مگاهرتز | 10 مگاهرتز | 100 مگاهرتز | |
| 8 | 28.2 تعداد | 6.48 نانومتر | 1.24 تعداد | 124 ps | 12.4 ps |
| 10 | 7.05 تعداد | 1.62 تعداد | 311 ps | 31.1 ps | 3.11 ps |
| 12 | 1.76 تعداد | 405 ps | 77.7 ps | 7.77 ps | 777 ثانیه |
| 14 | 441 ps | 101 ps | 19.4 ps | 1.94 ps | 194 ثانیه |
| 16 | 110 ps | 25.3 ps | 4.86 ps | 486 ثانیه | 48.6 ثانیه |
| 18 | 27.5 ps | 6.32 ps | 1.21 ps | 121 ثانیه | 12.1 ثانیه |
| 24 | 430 ثانیه | 98.8 ثانیه | 19.0 ثانیه | 1.9 ثانیه | 190 به عنوان |
از این جدول می توان نتیجه گرفت که استفاده از ADC با ظرفیت بیت خاص با در نظر گرفتن محدودیت های اعمال شده توسط jitter جبهه همگام سازی توصیه می شود ( لرزش ساعت) به عنوان مثال ، اگر سیستم توزیع ساعت قادر به ایجاد عدم اطمینان بسیار کم نباشد ، استفاده از ADC 24 بیتی دقیق برای ضبط صدا بی معنی است.
به طور کلی ، بیش از این دلیل کیفیت سیگنال ساعت بسیار مهم است. به عنوان مثال ، از توصیف ریز مدار AD9218 (دستگاه های آنالوگ):
هر ADC با سرعت بالا به کیفیت ساعت نمونه گیری ارائه شده توسط کاربر بسیار حساس است. مدار پیگیری و نگهداری اساساً میکسر است. هرگونه نویز ، اعوجاج یا لرزش زمان در ساعت با سیگنال مورد نظر در خروجی آنالوگ به دیجیتال ترکیب می شود.
یعنی هر ADC با سرعت بالا به کیفیت فرکانس ساعت دیجیتالی شدن ارائه شده توسط کاربر بسیار حساس است. مدار نمونه برداری و ذخیره سازی اساساً یک میکسر (ضرب) است. هرگونه نویز ، اعوجاج یا لرزش فرکانس ساعت با سیگنال مفید مخلوط شده و به خروجی دیجیتال منتقل می شود.
فرکانس نمونه برداری
سیگنال آنالوگ تابعی مداوم از زمان است ؛ در ADC به دنباله ای از مقادیر دیجیتالی تبدیل می شود. بنابراین ، تعیین میزان نمونه گیری مقادیر دیجیتال از سیگنال آنالوگ ضروری است. فرکانس تولید مقادیر دیجیتال نامیده می شود فرکانس نمونه برداری ADC
یک سیگنال به طور مداوم در حال تغییر با یک باند طیفی محدود دیجیتالی می شود (یعنی مقادیر سیگنال در یک بازه زمانی اندازه گیری می شود تی دوره نمونه برداری است) ، و سیگنال اصلی می تواند باشد دقیقا با استفاده از درون یابی مقادیر گسسته از زمان بازیابی می شود. دقت بازسازی توسط خطای کوانتیزاسیون محدود می شود. با این حال ، طبق قضیه Kotelnikov - Shannon ، بازسازی دقیق فقط در صورتی امکان پذیر است که نرخ نمونه برداری بیش از دو برابر حداکثر فرکانس در طیف سیگنال باشد.
از آنجا که ADC های واقعی نمی توانند بلافاصله تبدیل آنالوگ به دیجیتال را انجام دهند ، مقدار ورودی آنالوگ باید حداقل از ابتدا تا انتهای فرآیند تبدیل ثابت باشد (این بازه زمانی نامیده می شود زمان تبدیل) این مشکل با استفاده از یک مدار خاص در ورودی ADC - یک دستگاه نگهدارنده نمونه و نمونه (UVC) برطرف می شود. UVC ، به عنوان یک قاعده ، ولتاژ ورودی را روی خازن ذخیره می کند ، که از طریق یک سوئیچ آنالوگ به ورودی متصل می شود: هنگامی که سوئیچ بسته است ، از سیگنال ورودی نمونه گیری می شود (خازن به ولتاژ ورودی شارژ می شود) ، هنگامی که باز می شود ، ذخیره می شود. بسیاری از ADC ها ، که به صورت مدارهای مجتمع ساخته می شوند ، حاوی UVC داخلی هستند.
نام مستعار طیف
تمام ADC ها با نمونه برداری از مقادیر ورودی در بازه های زمانی مشخص کار می کنند. از این رو ، مقادیر خروجی تصویری ناقص از ورودی است. با مشاهده مقادیر خروجی ، راهی برای تشخیص نحوه رفتار ورودی وجود ندارد. بین نمونه ها. اگر مشخص باشد که سیگنال ورودی نسبت به میزان نمونه برداری نسبتاً کند تغییر می کند ، می توان فرض کرد که مقادیر میانی بین نمونه ها در جایی بین مقادیر این نمونه ها باشد. اگر سیگنال ورودی به سرعت تغییر کند ، هیچ فرضی در مورد مقادیر میانی سیگنال ورودی نمی توان ارائه داد ، بنابراین بازیابی صریح شکل سیگنال اصلی غیرممکن است.
اگر دنباله ای از مقادیر دیجیتال تولید شده توسط ADC توسط مبدل دیجیتال به آنالوگ در جای دیگر به حالت آنالوگ تبدیل شود ، مطلوب است که سیگنال آنالوگ دریافتی تا حد ممکن از سیگنال اصلی دقیق باشد. اگر سیگنال ورودی سریعتر از نمونه برداری تغییر کند ، بازیابی دقیق سیگنال غیرممکن است و یک سیگنال کاذب در خروجی DAC وجود دارد. اجزای فرکانس کاذب سیگنال (در طیف سیگنال اصلی وجود ندارد) نامیده می شوند نام مستعار (فرکانس کاذب ، جز sp فرکانس پایین جعلی). نرخ جعلی به تفاوت بین میزان سیگنال و میزان نمونه بستگی دارد. به عنوان مثال ، یک موج سینوسی 2 کیلوهرتز که نمونه آن 1.5 کیلو هرتز باشد ، به صورت یک موج سینوسی 500 هرتز تولید می شود. این مشکل نامیده می شود همپوشانی فرکانس (نام مستعار).
برای جلوگیری از ایجاد نام مستعار ، سیگنال اعمال شده به ورودی ADC باید کم عبور باشد تا بتواند اجزای طیفی را که بیش از نیمی از نرخ نمونه برداری هستند ، سرکوب کند. این فیلتر نامیده می شود ضد بیگانگی فیلتر (ضد aliasing) ، کاربرد آن هنگام ساخت ADC های واقعی بسیار مهم است.
به طور کلی ، استفاده از فیلتر ورودی آنالوگ نه تنها به همین دلیل جالب توجه است. به نظر می رسد که فیلتر دیجیتال که معمولاً پس از دیجیتالی شدن اعمال می شود ، دارای پارامترهای غیرقابل مقایسه ای است. اگر سیگنال حاوی اجزایی باشد که بسیار قدرتمندتر از سیگنال مفید هستند و فرکانس آن به اندازه کافی دور از آن است تا توسط فیلتر آنالوگ سرکوب شود ، چنین راه حلی به شما امکان می دهد دامنه دینامیکی ADC را حفظ کنید: اگر نویز 10 دسی بل از سیگنال قوی تر باشد ، به طور متوسط \u200b\u200bسه بیت ظرفیت هدر خواهد داد.
در حالی که نام مستعار در اکثر موارد اثر نامطلوبی است ، اما می توان از آن برای منافع استفاده کرد. به عنوان مثال ، به دلیل این تأثیر ، هنگام دیجیتالی کردن سیگنال با فرکانس بالا باند باریک ، می توانید بدون تبدیل فرکانس به سمت پایین کار کنید (به مخلوط کن مراجعه کنید). برای انجام این کار ، مراحل ورودی آنالوگ ADC باید پارامترهای قابل توجهی بالاتر از آنچه برای استفاده استاندارد ADC در هارمونیک اساسی (ویدیویی یا پایین تر) مورد نیاز است ، داشته باشد. این امر همچنین نیاز به فیلتر موثر فرکانسهای خارج از باند قبل از ADC دارد ، زیرا پس از دیجیتالی سازی راهی برای شناسایی و یا فیلتر کردن اکثر آنها وجود ندارد.
تلف شدن یک سیگنال شبه تصادفی
برخی از خصوصیات ADC را می توان با استفاده از روش diter بهبود بخشید. این شامل افزودن نویز تصادفی (نویز سفید) با دامنه کوچک به سیگنال آنالوگ ورودی است. دامنه سر و صدا ، به عنوان یک قاعده ، در سطح نیمی از LSB انتخاب می شود. تأثیر این جمع این است که حالت LSM به طور تصادفی بین حالت های 0 و 1 در یک سیگنال ورودی بسیار کوچک انتقال می یابد (بدون اضافه کردن نویز ، LSM برای مدت طولانی در حالت 0 یا 1 خواهد بود). برای یک سیگنال با نویز مخلوط ، به جای گرد کردن سیگنال به نزدیکترین رقم ، گرد کردن تصادفی بالا یا پایین رخ می دهد و میانگین زمانی که سیگنال به یک سطح یا سطح دیگر گرد می شود بستگی به نزدیک بودن سیگنال به آن سطح دارد. بنابراین ، سیگنال دیجیتالی شامل اطلاعات مربوط به دامنه سیگنال با وضوح بهتر از LSM است ، یعنی افزایش ظرفیت موثر ADC رخ می دهد. جنبه منفی این روش افزایش نویز در سیگنال خروجی است. در واقع ، خطای کوانتیزه سازی بر روی چندین نمونه همسایه آغشته می شود. این روش مطلوب تر از گرد کردن ساده تا نزدیکترین سطح گسسته است. در نتیجه استفاده از تکنیک اختلاط یک سیگنال شبه تصادفی ، ما بازتولید دقیق تری از سیگنال را در زمان داریم. تغییرات کوچک سیگنال را می توان از طریق پرشهای LSM شبه تصادفی با فیلتر بازیابی کرد. علاوه بر این ، اگر نویز قطعی باشد (دامنه نویز اضافه شده دقیقاً در هر زمان مشخص باشد) ، می توان آن را از سیگنال دیجیتالی کم کرد ، زیرا قبلا عمق بیت خود را افزایش داده بود ، بنابراین تقریباً نویز اضافه شده تقریباً از بین می رود.
سیگنال های صوتی دامنه های بسیار کوچک ، دیجیتالی شده بدون یک سیگنال شبه تصادفی ، توسط گوش بسیار تحریف شده و ناخوشایند تلقی می شوند. با غرق شدن سیگنال شبه تصادفی ، سطح سیگنال واقعی با میانگین چندین نمونه متوالی نشان داده می شود.
انواع ADC
موارد زیر روش های اصلی ساخت ADC الکترونیکی است:
- ADC موازی برای تبدیل مستقیم، ADC های کاملاً موازی ، حاوی یک مقایسه کننده برای هر سطح ورودی گسسته است. در هر زمان ، فقط مقایسه کننده های مربوط به سطوح زیر سطح سیگنال ورودی ، سیگنال اضافی در خروجی خود دارند. سیگنال های همه مقایسه کنندگان مستقیماً به رجیستر موازی می روند ، سپس کد در نرم افزار پردازش می شود یا به یک رمزگذار منطقی سخت افزاری که کد دیجیتال مورد نیاز را به صورت سخت افزاری تولید می کند ، بسته به کد موجود در ورودی رمزگذار. داده های رمزگذار در یک ثبت موازی ثبت می شوند. میزان نمونه برداری از ADC های موازی به طور کلی به مشخصات سخت افزاری دروازه های آنالوگ و منطقی و همچنین به میزان نمونه برداری مورد نیاز بستگی دارد. ADC های تبدیل مستقیم موازی سریعترین هستند ، اما معمولاً تفکیک آنها بیش از 8 بیت نیست ، زیرا هزینه های سخت افزاری زیادی را به همراه دارد ( 2 n - 1 \u003d 2 8 - 1 \u003d 255 (\\ سبک نمایش 2 ^ (n) -1 \u003d 2 ^ (8) -1 \u003d 255) مقایسه کننده ها). ADC های این نوع دارای تراشه بسیار بزرگ ، ظرفیت ورودی بالایی هستند و می توانند خطاهای خروجی کوتاه مدت ایجاد کنند. اغلب برای فیلم یا سایر سیگنالهای با فرکانس بالا استفاده می شود و به طور گسترده ای در صنعت برای نظارت بر روند تغییر سریع در زمان واقعی استفاده می شود.
- به موازات ADC های تبدیل مستقیم سریال، ADC های تا حدی متوالی ، در حالی که سرعت بالایی دارند ، می توانند تعداد قابل مقایسه را به میزان قابل توجهی کاهش دهند ( k ⋅ (2 n / k - 1) (\\ displaystyle k \\ cdot (2 ^ (n / k) -1))، جایی که n تعداد بیت های کد خروجی است و k تعداد ADC های موازی تبدیل مستقیم است) که برای تبدیل سیگنال آنالوگ به دیجیتال لازم است (با 8 بیت و 2 ADC ، 30 مقایسه کننده لازم است). از دو یا چند مرحله زیر باند (k) استفاده می شود. آنها حاوی k ADC های تبدیل مستقیم هستند. ADC های دوم ، سوم و ... با دیجیتالی کردن این خطا در خدمت کاهش خطای مقداردهی به ADC اول هستند. مرحله اول تبدیل درشت (با وضوح پایین) است. در مرحله بعد ، تفاوت بین سیگنال ورودی و سیگنال آنالوگ مربوط به نتیجه تبدیل درشت (از DAC کمکی که کد درشت به آن تغذیه می شود) تعیین می شود. در مرحله دوم ، تفاوت یافت شده تغییر شکل می یابد و کد حاصل با کد درشت ترکیب می شود تا یک مقدار دیجیتالی کاملاً مفید بدست آورد. ADC های این نوع کندتر از ADC های تبدیل مستقیم موازی هستند ، دارای وضوح بالا و اندازه بسته کوچک هستند. برای افزایش سرعت جریان داده دیجیتالی دیجیتال ، ADC های موازی به سریال تبدیل مستقیم از خط لوله ADC های موازی استفاده می کنند.
- عملکرد خط لوله ADC، برخلاف عملکرد عادی ADC های تبدیل مستقیم موازی به سریال ، که در آن داده ها پس از تبدیل کامل انتقال می یابند ، در عملیات خط لوله ، در ADC های تبدیل مستقیم موازی به سریال استفاده می شود ، در عملیات خط لوله ، داده های تبدیل جزئی به محض آماده شدن تا زمان اتمام تبدیل کامل ، انتقال می یابد.
- ADC تبدیل مستقیم سریال، ADC های تمام سریال (k \u003d n) ، کندتر از ADC های تبدیل مستقیم موازی به سریال و کمی کندتر از ADC های تبدیل مستقیم سریال موازی ، اما حتی بیشتر (تا n ⋅ (2 n / n - 1) \u003d n ⋅ (2 1 - 1) \u003d n (\\ نمایش سبک n \\ cdot (2 ^ (n / n) -1) \u003d n \\ cdot (2 ^ (1) -1) ) \u003d n)، جایی که n تعداد بیت های کد خروجی است و k تعداد ADC های موازی تبدیل مستقیم است) تعداد مقایسه کننده ها را کاهش می دهد (با 8 بیت ، 8 مقایسه کننده لازم است). ADC های سه تایی از این نوع تقریباً 1.5 برابر سریعتر از ADC های باینری از همان نوع متناسب با تعداد سطح و هزینه های سخت افزاری هستند.
- یا ADC با کمی متعادل شامل یک مقایسه کننده ، یک DAC کمکی و یک رجیستر تقریب متوالی است. ADC سیگنال آنالوگ را در مرحله N به دیجیتال تبدیل می کند ، جایی که N ظرفیت ADC است. در هر مرحله ، یک بیت از مقدار دیجیتال مورد نظر تعیین می شود که از CWR شروع می شود و به LSB ختم می شود. توالی اقدامات برای تعیین بیت بعدی به شرح زیر است. DAC کمکی به یک مقدار آنالوگ تنظیم می شود که از بیت هایی که در مراحل قبلی تعریف شده اند تشکیل شده است. بیتی که در این مرحله تعیین می شود روی 1 تنظیم می شود ، کمترین بیت ها روی 0 تنظیم می شوند. مقدار بدست آمده در DAC کمکی با مقدار آنالوگ ورودی مقایسه می شود. اگر مقدار سیگنال ورودی از مقدار DAC کمکی بیشتر باشد ، بیت تعیین شده بر روی 1 تنظیم می شود ، در غیر این صورت 0. بنابراین تعیین مقدار دیجیتال نهایی مانند جستجوی دودویی است. ADC های این نوع هم سرعت بالایی دارند و هم وضوح خوبی دارند. با این حال ، در غیاب یک دستگاه ذخیره سازی نمونه ، خطا بسیار بزرگتر خواهد بود (تصور کنید که پس از دیجیتالی کردن بزرگترین بیت ، سیگنال شروع به تغییر می کند).
- (انگلیسی دلتا رمزگذاری شده ADC) حاوی یک شمارنده معکوس است ، کدی که از آن به DAC کمکی ارسال می شود. سیگنال ورودی و سیگنال از DAC کمکی در یک مقایسه کننده مقایسه می شوند. به دلیل بازخورد منفی مقایسه کننده به شمارنده ، کد موجود در شمارنده به طور مداوم در حال تغییر است به طوری که سیگنال از DAC کمکی تا حد ممکن با سیگنال ورودی تفاوت دارد. بعد از مدتی ، تفاوت بین سیگنال ها کمتر از LSM می شود ، در حالی که کد شمارنده به عنوان سیگنال خروجی دیجیتال ADC خوانده می شود. ADC های این نوع دارای دامنه سیگنال ورودی بسیار بزرگ و وضوح بالا هستند ، اما زمان تبدیل به سیگنال ورودی بستگی دارد ، اگرچه از بالا محدود است. در بدترین حالت ، زمان تبدیل است حداکثر T \u003d \u003d (2 q) / f ثانیهجایی که س - عمق بیت ADC ، f با - فرکانس تولید کننده ساعت شمارنده. دیجیتال رمزگذار ADCs معمولا گزینه خوبی برای دیجیتالی کردن سیگنال های دنیای واقعی است ، زیرا بیشتر سیگنال ها در سیستم های فیزیکی مستعد پرش نیستند. برخی از ADC ها از یک روش ترکیبی استفاده می کنند: کدگذاری دیفرانسیل و تقریب متوالی. این امر به ویژه در مواردی که اجزای فرکانس بالا در سیگنال نسبتاً کوچک شناخته شده اند به خوبی کار می کند.
- مقایسه ADC با سیگنال دندانه اره ای (برخی از ADC های این نوع نامیده می شوند ادغام ADC ها، آنها همچنین شامل ADC شمارش متوالی هستند) حاوی یک مولد ولتاژ دندانه اره ای (در یک عدد شمارش متوالی ، یک ژنراتور ولتاژ پله ای ، متشکل از یک شمارنده و یک DAC) ، یک مقایسه کننده و یک شمارنده زمان. شکل موج دندانه اره ای از کم به زیاد به صورت خطی بالا می رود ، سپس به سرعت به پایین می افتد. در آغاز صعود ، شمارنده زمان شروع می شود. هنگامی که سطح شیب دار به سطح ورودی می رسد ، مقایسه کننده فعال شده و شمارنده را متوقف می کند. مقدار از پیشخوان خوانده می شود و به خروجی ADC می رسد. این نوع ADC ساده ترین ساختار است و شامل حداقل تعداد عناصر است. در عین حال ساده ترین ADC های این نوع دقت نسبتاً کمی دارند و به دما و سایر پارامترهای خارجی حساس هستند. برای افزایش دقت ، می توان ژنراتور سیگنال دندانه دار را بر اساس شمارنده و DAC کمکی ساخت ، اما این ساختار مزیت دیگری نسبت به تقریب متوالی ADC و رمزگذاری دیفرانسیل ADC.
- ADC با تعادل شارژ (این شامل ADC با یکپارچه سازی دو مرحله ای ، ADC با یکپارچه سازی چند مرحله ای و برخی دیگر) شامل یک مقایسه کننده ، یکپارچه سازی جریان ، یک مولد ساعت و یک شمارنده پالس است. تحول در دو مرحله اتفاق می افتد ( ادغام دو مرحله ای) در مرحله اول ، مقدار ولتاژ ورودی به یک جریان (متناسب با ولتاژ ورودی) تبدیل می شود ، که به یکپارچه کننده جریان تغذیه می شود ، که شارژ آن در ابتدا صفر است. این روند مدتی طول می کشد TNجایی که تی - دوره تولید کننده ساعت ، N - ثابت (عدد صحیح بزرگ ، زمان تجمع بار را تعیین می کند). بعد از این زمان ، ورودی یکپارچه کننده از ورودی ADC جدا شده و به یک ژنراتور جریان ثابت متصل می شود. قطبیت ژنراتور به حدی است که بار ذخیره شده در یکپارچه را کاهش می دهد. فرآیند تخلیه تا زمان کاهش شارژ در یکپارچه سازی به صفر می رسد. زمان تخلیه با شمارش پالس های ساعت از لحظه شروع تخلیه تا رسیدن شارژ صفر بر روی یکپارچه اندازه گیری می شود. تعداد شمارش شده پالس های ساعت کد خروجی ADC خواهد بود. می توان نشان داد که تعداد پالس ها nمحاسبه شده در طول زمان تخلیه: n=تو که در N(RI 0) −1 ، کجا تو در - ولتاژ ورودی ADC ، N - تعداد پالس های مرحله تجمع (تعریف شده در بالا) ، R - مقاومت مقاومت که ولتاژ ورودی را به جریان تبدیل می کند ، من 0 - مقدار جریان از ژنراتور جریان پایدار ، که یکپارچه کننده را در مرحله دوم تخلیه می کند. بنابراین ، پارامترهای بالقوه ناپایدار سیستم (اول از همه ، ظرفیت خازن یکپارچه) در بیان نهایی گنجانده نشده است. این یک نتیجه است دو مرحله ای روند: خطاهای وارد شده در مرحله اول و دوم به طور متقابل کم می شوند. حتی ثبات طولانی مدت ژنراتور ساعت و ولتاژ بایاس مقایسه کننده اعمال نمی شود: این پارامترها باید فقط برای مدت کوتاهی ، یعنی در طول هر تبدیل (بیش از 2TN) در واقع ، اصل یکپارچه سازی دو مرحله ای به شما امکان می دهد نسبت دو کمیت آنالوگ (ورودی و جریان مرجع) را به طور مستقیم به نسبت کدهای عددی تبدیل کنید ( n و N در اصطلاحات تعریف شده در بالا) با خطای اضافی کم یا بدون خطا. ADC های معمولی این نوع از 10 تا 18 است ] ارقام باینری. یک مزیت اضافی توانایی ساخت مبدل هایی است که نسبت به تداخل دوره ای حساس نیستند (به عنوان مثال تداخل از منبع تغذیه) به دلیل ادغام دقیق سیگنال ورودی در یک بازه زمانی ثابت. عیب این نوع ADC سرعت کم تبدیل آن است. از ADC های متعادل شارژ در ابزار اندازه گیری با دقت بالا استفاده می شود.
- ADC با تبدیل متوسط \u200b\u200bبه میزان تکرار پالس... سیگنال از سنسور از طریق یک مبدل سطح و سپس از یک مبدل ولتاژ به فرکانس عبور می کند. بنابراین ، یک سیگنال مستقیماً وارد ورودی مدار منطقی می شود که مشخصه آن فقط فرکانس پالس است. شمارنده منطقی این پالس ها را به عنوان ورودی در طول زمان نمونه گیری می پذیرد ، بنابراین به پایان خود ترکیبی از کد را می دهد که از لحاظ عددی برابر با تعداد پالس هایی است که در زمان نمونه گیری به مبدل رسیده اند. چنین ADC ها کاملاً کند و بسیار دقیق نیستند ، اما با این وجود اجرای آنها بسیار ساده است و بنابراین هزینه کمی دارند.
- سیگما-دلتا-ADC (همچنین به آن دلتا سیگما ADC نیز گفته می شود) تبدیل آنالوگ به دیجیتال را با نرخ نمونه برداری چندین برابر بیشتر از میزان مورد نیاز انجام می دهد و با فیلتر کردن آن فقط باند طیفی مورد نیاز در سیگنال باقی می ماند.
ADC های غیر الکترونیکی معمولاً بر اساس همان اصول ساخته می شوند.
ADC نوری
روش های نوری وجود دارد [ ] تبدیل سیگنال الکتریکی به کد. آنها بر اساس توانایی برخی از مواد برای تغییر ضریب شکست تحت تأثیر یک میدان الکتریکی است. در این حالت ، یک پرتوی نوری که از ماده عبور می کند سرعت یا زاویه انحراف آن را در مرز این ماده متناسب با تغییر در ضریب شکست تغییر می دهد. روش های مختلفی برای ثبت این تغییرات وجود دارد. به عنوان مثال ، یک خط از آشکارسازهای نوری انحراف پرتو را ثبت می کند ، و آن را به یک کد گسسته ترجمه می کند. طرح های مختلف تداخل با مشارکت یک پرتو تأخیر امکان ارزیابی تغییرات سیگنال یا ساخت مقایسه کننده مقادیر الکتریکی را فراهم می کند.
یکی از عواملی که به هزینه IC ها می افزاید تعداد پین ها است ، زیرا آنها مجبور می شوند بسته بندی بزرگتر شود و هر پایه باید به یک قالب متصل شود. برای کاهش تعداد پین ها ، ADC هایی که با نرخ نمونه کم کار می کنند اغلب دارای یک رابط سریال هستند. از ADC های سریالی اغلب برای افزایش تراکم سیم کشی و ایجاد برد کوچکتر استفاده می شود.
اغلب میکرو مدارهای ADC دارای چندین ورودی آنالوگ هستند که از طریق مولتی پلکسر آنالوگ در داخل میکرو مدار به یک ADC منفرد متصل می شوند. انواع مختلف ADC ممکن است شامل دستگاه های نگهدارنده نمونه ، تقویت کننده های ابزار دقیق یا ورودی دیفرانسیل ولتاژ بالا و سایر مدارهای مشابه باشد.
استفاده از ADC در ضبط صدا
ADC ها در مدرن ترین تجهیزات ضبط تعبیه شده اند ، زیرا پردازش صدا معمولاً در رایانه انجام می شود. حتی هنگام استفاده از ضبط آنالوگ ، ADC لازم است تا سیگنال را به یک جریان PCM ترجمه کند ، که در حامل اطلاعات ضبط خواهد شد.
ADC های مدرن مورد استفاده در ضبط صدا می توانند با نرخ نمونه تا 192 کیلوهرتز کار کنند. بسیاری از افرادی که در این زمینه کار می کنند معتقدند که این شاخص زاید است و صرفاً به دلایل بازاریابی مورد استفاده قرار می گیرد (این قضیه توسط قضیه Kotelnikov - Shannon مشهود است). می توان گفت که یک سیگنال آنالوگ صوتی به همان اندازه که می تواند در سیگنال دیجیتال با این سرعت بالا نمونه برداری ذخیره شود ، وجود ندارد و غالباً برای تجهیزات صوتی Hi-Fi از نرخ نمونه برداری 44.1 کیلوهرتز (استاندارد برای CD ها) یا 48 کیلوهرتز استفاده می شود. (معمولاً برای ارائه صدا در رایانه). با این وجود ، پهنای باند گسترده هزینه اجرای فیلترهای ضد الگوریتم را ساده و کاهش می دهد ، و این امکان را می دهد که آنها با پیوندهای کمتر یا شیب کمتری در باند توقف ساخته شوند ، که تأثیر مثبتی در پاسخ فازی فیلتر در باند عبور دارد.
همچنین ، پهنای باند اضافی ADC به شما امکان می دهد تا بر این اساس اعوجاج دامنه را که ناگزیر از حضور مدار نمونه برداری و ذخیره سازی است ، کاهش دهید. چنین تحریفاتی (غیرخطی بودن پاسخ فرکانس) شکل دارد sin (x) / x [ ] و به کل پهنای باند اشاره می کنند ، بنابراین ، هرچه از پهنای باند کمتر (در فرکانس) استفاده شود (توسط سیگنال مفید اشغال شود) ، تحریف کمتر است.
مبدلهای A / D برای ضبط ، دامنه قیمت گسترده ای دارند - از 5000 تا 10 هزار دلار و بالاتر برای ADC دو کاناله.
ADC های صوتی مورد استفاده در رایانه ها داخلی و خارجی هستند. همچنین یک بسته نرم افزاری رایگان PulseAudio برای Linux وجود دارد که به شما امکان می دهد از کامپیوترهای کمکی به عنوان DAC / ADC خارجی برای رایانه اصلی با تأخیر تضمین شده استفاده کنید.
.مبدل های آنالوگ به دیجیتال (ADC) دستگاهی است که به کمک آن فرآیند تبدیل کمیت فیزیکی ورودی به نمایش عددی صورت می گیرد. مقدار ورودی می تواند جریان ، ولتاژ ، مقاومت ، ظرفیت باشد.
ADC ارتباط نزدیکی با مفهوم اندازه گیری دارد ، که به معنی روند مقایسه با استاندارد مقدار ورودی اندازه گیری شده است. یعنی ، تبدیل آنالوگ به دیجیتال به عنوان اندازه گیری مقدار سیگنال ورودی در نظر گرفته می شود و بر این اساس ، مفاهیم خطای اندازه گیری را می توان برای آن اعمال کرد.
ADC دارای تعدادی ویژگی است که اصلی ترین آنها ظرفیت و فرکانس تبدیل است. عمق بیت با بیت بیان می شود و نرخ تبدیل به تعداد در ثانیه است. هرچه عمق و سرعت بیت بیشتر باشد ، بدست آوردن مشخصات مورد نیاز دشوارتر و مبدل پیچیده و گران تر است.
اصل ، ترکیب و نمودارهای بلوکی ADC تا حد زیادی به روش تبدیل بستگی دارد.
طبقه بندی
تعداد زیادی از روشهای تبدیل ولتاژ به کد در حال حاضر شناخته شده است. این روش ها از نظر دقت بالقوه ، سرعت تبدیل و پیچیدگی سخت افزاری تفاوت چشمگیری با یکدیگر دارند. در شکل 2 طبقه بندی ADC ها را با روش های تبدیل نشان می دهد.
در میان انواع مبدل های آنالوگ به دیجیتال ، محبوب ترین ها عبارتند از:
1. ADC تبدیل موازی. آنها عمق بیت کم و سرعت بالایی دارند. اصل کار در دریافت سیگنال ورودی در ورودی های "به علاوه" مقایسه کننده ها است و تعدادی ولتاژ به ولتاژهای "منفی" تغذیه می شوند. مقایسه کننده ها به طور موازی کار می کنند ، زمان تاخیر مدار مجموع زمان تاخیر در یک مقایسه کننده و زمان تأخیر در رمزگذار است. بر این اساس ، رمزگذار و مقایسه کننده می توانند سریع ساخته شوند و مدار عملکرد بالایی خواهد داشت.
2. ADC تقریب متوالی. اندازه یک سیگنال ورودی را با ایجاد یک سری "وزن" یا مقایسه بین ولتاژ ورودی و تعدادی مقادیر اندازه گیری می کند. از سرعت تبدیل بالایی برخوردار است و با دقت DAC داخلی محدود می شود.
3. ADC با تعادل شارژ. اصل کار مقایسه ولتاژ ورودی با مقدار ولتاژ جمع شده توسط انتگرال است. پالس ها بر اساس نتیجه مقایسه به ورودی یکپارچه کننده قطب منفی یا مثبت منتقل می شوند. در نتیجه ، ولتاژ خروجی ولتاژ ورودی را "دنبال می کند". با دقت بالا و خود سر و صدای کم مشخص می شود.
از تبدیل آنالوگ به دیجیتال در هر کجا که سیگنال آنالوگ نیاز به دریافت و پردازش دیجیتالی داشته باشد استفاده می شود.
- ADC بخشی جدایی ناپذیر از ولت متر و مولتی متر دیجیتال است.
- ADC های ویدئویی ویژه در تیونرهای تلویزیونی رایانه ای ، کارت های ورودی ویدیو و دوربین های ویدئویی برای دیجیتالی کردن سیگنال ویدیویی استفاده می شود. ورودی های صوتی میکروفن و خط رایانه ها به audio-ADC متصل هستند.
- ADC بخشی جدایی ناپذیر از سیستم های جمع آوری داده است.
- تقریب متوالی 8-12 بیتی ADC و سیگما-دلتا ADC 16-24 بیتی در میکروکنترلرهای تک تراشه تعبیه شده اند.
- ADC بسیار سریع در اسیلوسکوپ های دیجیتال مورد نیاز است (از ADC های موازی و خط لوله استفاده می شود)
- ترازهای مدرن از ADC ها تا 24 بیت استفاده می کنند که سیگنال را مستقیماً از یک سنسور فشار سنج (سیگما-دلتا-ADC) تبدیل می کنند.
- ADC ها بخشی از مودم های رادیویی و سایر دستگاه های انتقال داده های رادیویی هستند ، که در آن ها همراه با پردازنده DSP به عنوان یک دمدولاتور استفاده می شود.
- ADC های فوق سریع در سیستم های آنتن ایستگاه پایه (به اصطلاح آنتن SMART) و در آرایه های آنتن رادار استفاده می شوند.
34. مبدل های دیجیتال به آنالوگ ، هدف ، ساختار ، اصل کار.
مبدل دیجیتال به آنالوگ (DAC) - دستگاهی برای تبدیل کد دیجیتال (معمولاً باینری) به سیگنال آنالوگ (جریان ، ولتاژ یا شارژ). مبدل های D / A واسط بین دنیای دیجیتال گسسته و سیگنال های آنالوگ هستند.
مبدل آنالوگ به دیجیتال (ADC) عمل معکوس را انجام می دهد.
یک DAC صوتی معمولاً سیگنال دیجیتالی را در PCM به عنوان ورودی دریافت می کند. وظیفه تبدیل قالبهای مختلف فشرده به PCM توسط رمزگذارهای مناسب انجام می شود.
DAC اعمال شد هر زمان که نیاز دارید یک سیگنال را از دیجیتال به آنالوگ تبدیل کنید ، به عنوان مثال در دستگاه های پخش کننده CD (Audio CD).
ADC و DAC
اصل تبدیل آنالوگ - دیجیتال اطلاعات.
در بیشتر موارد ، به نظر می رسد سیگنال دریافت شده مستقیماً از منبع اطلاعات به صورت ولتاژ یا جریان به طور مداوم در تغییر مقدار ارائه می شود (شکل 10.69). این خصوصاً ماهیت سیگنال الکتریکی مربوط به تلفن ، تلویزیون و سایر انواع ارتباطات است. برای انتقال چنین پیام هایی از طریق خط ارتباطی یا پردازش آنها (به عنوان مثال ، هنگام فیلتر کردن تداخل) ، می توان از دو شکل استفاده کرد: آنالوگ یا دیجیتال. فرم آنالوگ عملیات را با تمام مقادیر سیگنال فراهم می کند ، فرم دیجیتال با مقادیر منفرد آن که به صورت ترکیب کد ارائه می شود.
تبدیل سیگنال ها از آنالوگ به دیجیتال در دستگاهی به نام مبدل آنالوگ به دیجیتال (ADC) انجام می شود.
در یک مبدل سیگنال از آنالوگ به دیجیتال ، فرایندهای زیر را می توان تشخیص داد: نمونه برداری ، کمی سازی ، کدگذاری. بیایید اصل این فرایندها را در نظر بگیریم. در عین حال ، برای مشخص بودن ، در ارائه بعدی ، فرض خواهیم کرد که تبدیل به فرم دیجیتال از طریق سیگنال ارائه شده به شکل ولتاژ انجام می شود که با گذشت زمان تغییر می کند.
نمونه برداری از سیگنالهای مداوم .
فرآیند نمونه برداری شامل این واقعیت است که از یک سیگنال مداوم در زمان ، مقادیر منفرد آن انتخاب می شوند ، مربوط به لحظه های زمان بعد از یک بازه زمانی خاص T (در شکل 10.69 ، لحظه ها). فاصله T را فاصله زمانی ساعت و زمانهایی را که نمونه ها گرفته می شود زمان را می نامند.
مقادیر سیگنال گسسته باید با چنان فاصله زمانی کمی T خوانده شود که امکان بازسازی سیگنال به صورت آنالوگ با دقت لازم از آنها وجود داشته باشد.14.1.2. کمی سازی و کدگذاری. ماهیت این عملیات به شرح زیر است. شبکه ای از سطوح به اصطلاح کوانتیزه سازی ایجاد می شود (شکل 10.70) ، که با مقدار D نسبت به یکدیگر منتقل می شود ، مرحله کوانتاسیون نامیده می شود. به هر سطح کمی می توان یک عدد متوالی اختصاص داد (0 ، 1 ، 2 ، 3 و غیره). بعلاوه ، مقادیر ولتاژ آنالوگ اصلی بدست آمده در نتیجه نمونه برداری با نزدیکترین سطح به آنها تعویض می شود. بنابراین ، در نمودار در شکل 10.70 مقدار ولتاژ در لحظه با نزدیکترین سطح کوانتیزاسیون با شماره 3 جایگزین می شود ، در لحظه ساعت مقدار ولتاژ نزدیک به سطح 6 است و با این سطح جایگزین می شود ، و غیره
فرآیند توصیف شده عملیات کوانتیزه سازی نامیده می شود ، معنی آن گرد کردن مقادیر ولتاژ آنالوگ نمونه برداری شده در زمان ساعت است. مانند هر گرد کردن ، فرآیند کوانتیزاسیون در نمایش مقادیر ولتاژ گسسته یک خطا (خطای کوانتیزاسیون) را ایجاد می کند ، و چیزی را ایجاد می کند که نویز کوانتیزاسیون نامیده می شود. ADC ها برای کاهش نویز کمیت سازی تا حدی طراحی شده اند که همچنان دقت سیگنال مورد نیاز را تأمین می کنند. در زیر سر و صدا برای تعیین جزئیات بیشتر توضیح داده خواهد شد.
برنج 10.70
برنج 10.71
عملیات بعدی که در تبدیل آنالوگ به دیجیتال سیگنال ها انجام می شود ، کدگذاری است. معنی آن به شرح زیر است. گرد کردن مقدار ولتاژ ، که در طول عملیات کوانتیزاسیون انجام می شود ، اجازه می دهد تا این مقادیر با اعداد نشان داده شوند - تعداد سطوح کوانتیزاسیون مربوطه. برای نمودار نشان داده شده در شکل. 10.70 ، توالی اعداد تشکیل می شود: 3 ، 6 ، 7 ، 4 ، 1 ، 2 و غیره بعلاوه ، توالی اعداد بدست آمده از این طریق در کد باینری نشان داده می شود.
بیایید به اعوجاجات مرتبط با فرآیند کوانتاسیون به نام نویز کوانتیزاسیون برگردیم. در حین ارتباط تلفنی ، صدای کوانتیزه شدن توسط گوش انسان به عنوان یک صدای همراه با گفتار درک می شود.
از آنجا که در فرآیند کوانتیزاسیون مقدار ولتاژ در هر لحظه از ساعت به نزدیکترین سطح کوانتیزه گرد می شود ، خطا در نمایش مقادیر ولتاژ در محدوده است 
.
بنابراین ، هرچه مرحله کوانتاسیون بزرگتر باشد ، خطای کوانتیزاسیون نیز بزرگتر می شود. با فرض اینکه هر مقداری در محدوده های تعیین شده به یک اندازه محتمل باشد ، می توان عبارتی برای مقدار rms خطای کوانتیزه بدست آورد.
برنج 10.72
برنج 10.73
كاهش سر و صدا كوانتاسیون فقط با كاهش مرحله كوانتاسیون حاصل می شود. از آنجا که فاصله ای بین سطوح کوانتیزاسیون مجاور وجود دارد ، بدیهی است با کاهش ، تعداد سطوح کوانتیزاسیون در یک دامنه مشخص از مقادیر ولتاژ باید افزایش یابد. اجازه دهید 
- عرض دامنه تغییر ولتاژ. سپس تعداد مورد نیاز سطح کوانتوم. معمولاً و.
از این امر می توان دریافت که کاهش نویز کوانتیزاسیون با کاهش منجر به افزایش تعداد سطوح کوانتیزاسیون N می شود. این تعداد بیت ها را هنگام نمایش تعداد سطوح کوانتیزه سازی در کدهای باینری افزایش می دهد.
هنگام سازماندهی ارتباط تلفنی ، معمولاً تعداد سطوح كوانتاسیون با هفت تا هشت بیت عدد باینری بیان می شوند و تعداد سطوح كوانتاسیون برابر است.
همراه با خطاهایی که در بالا بحث شد - خطاهای کوانتیزه سازی - در هنگام تبدیل آنالوگ به دیجیتال ، خطاهای سخت افزاری بوجود می آیند ، همراه با عدم دقت در عملکرد واحد ADC. این خطاها با در نظر گرفتن طرحهای مختلف مدار ADC بیشتر آشکار می شوند.
مبدل های دیجیتال به آنالوگ
در زیر مبدلهای دیجیتال به آنالوگ (DAC) را که بر اساس اصل جمع کردن ولتاژها یا جریان ها متناسب با ضرایب وزن کد باینری ساخته شده اند ، در نظر خواهیم گرفت.
مدار DAC با جمع ولتاژها .
یکی از این مدارها با جمع شدن ولتاژهای یک تقویت کننده عملیاتی در شکل نشان داده شده است. 10.71 ماشه ها ثبتی را تشکیل می دهند که در آن اعداد باینری قرار می گیرد و در نظر گرفته می شود تا به مقادیر ولتاژ متناسب در خروجی تبدیل شود. فرض خواهیم کرد که ولتاژ در خروجی هر یک از فلیپ فلاپ ها می تواند یکی از دو مقدار ممکن را بگیرد: E - در حالت 1 و 0 در حالت 0.
ولتاژهای خروجی فلیپ فلاپ ها از طریق یک تقویت کننده عملیاتی که در حالت جمع وزنی ولتاژها کار می کند (جمع کننده آنالوگ) به خروجی DAC منتقل می شوند. برای هر ماشه ، ورودی جداگانه ای با نسبت انتقال مشخص در جمع کننده در نظر گرفته شده است
بنابراین ، ولتاژ خروجی ماشه n-bit با ضریب انتقال به خروجی تقویت کننده منتقل می شود: این ضریب برای رقم (n-1) هفتم: 
؛ برای رقم (n-2): 
و غیره.
به این واقعیت توجه کنید که سود تقویت کننده از ورودی های منفرد آن با همان نسبت های توزین بیت های مربوط به عدد دودویی برابر است. بنابراین ، 2 برابر [بیشتر و ضریب وزن رده نهم 2 برابر بیشتر از ضریب وزن رده (n-1) رده است. در نتیجه ، ولتاژهای منتقل شده به آمپلی فایر خروجی از خروجی های ماشه های بیت های فردی در حالت 1 متناسب با ضرایب وزن بیت ها است.
اگر ماشه های چندین تخلیه به طور همزمان در حالت 1 باشد ، ولتاژ در خروجی تقویت کننده برابر است با مجموع ولتاژهای منتقل شده به این خروجی از ماشه های جداگانه. اجازه دهید ارقام ارقام جداگانه شماره باینری در ثبت شود. سپس ولتاژ در خروجی آمپلی فایر
در اینجا N مقدار اعشاری عدد باینری وارد شده در ثبت است.
آخرین عبارت نشان می دهد که ولتاژ در خروجی DAC متناسب با مقدار عدد در ثبت است.
کار DAC را در مواردی که یک شمارنده باینری روی محرک ها ساخته شده است ، در نظر بگیرید. اگر دنباله ای از پالس ها را به ورودی این شمارنده وارد کنید ، با ورود هر پالس بعدی ، تعداد در شمارنده یک افزایش می یابد و ولتاژ در خروجی DAC یک مرحله مربوط به واحد کمترین بیت شمارنده افزایش می یابد. اندازه چنین مرحله ای 
... بنابراین ، همانطور که در شکل نشان داده شده است ، ولتاژ در خروجی DAC دارای شکل پله ای خواهد بود. 10.72 پس از ورود پالس ها ، تمام بیت های شمارنده شامل 1 خواهد بود ، حداکثر ولتاژ در خروجی DAC تشکیل می شود
برنج 10.74
با تعداد زیادی تخلیه و 
... بعلاوه ، توسط پالس بعدی ، شمارنده به صفر تنظیم می شود و ولتاژ خروجی DAC نیز صفر خواهد بود. پس از آن ، شمارنده از ابتدا شروع به شمارش پالس ها می کند و دوباره یک ولتاژ گام در خروجی DAC تشکیل می شود.
کل خطای مطلق مبدل باید کمتر از ولتاژ خروجی مربوط به واحد کم بیت تعداد باینری ورودی باشد:
برنج 10.75
برنج 10.76
از اینجا می توانید شرط خطای نسبی را بدست آورید:
این رابطه رابطه بین خطای نسبی مبدل و تعداد بیت های آن را تعیین می کند. بنابراین ، برای.
معایب مدار مبدل در نظر گرفته شده:
- مقاومت های با دقت بالا با مقاومت های مختلف استفاده می شود.
- اطمینان از دقت زیاد ولتاژ خروجی ماشه ها دشوار است.
این معایب در مدار DAC نشان داده شده در شکل برطرف می شوند. 10.73 که مدار مبدل سه رقمی را نشان می دهد. ساخت مدار با تعداد مشخصی از رقم دشوار نیست. از ویژگیهای این مدار که مدار با جمع ولتاژهای میراگر مقاومت نامیده می شود ، این است که اولاً از مقاومتهایی با تنها دو مقدار مقاومت (R و 2R) استفاده می شود و ثانیاً ولتاژهای خروجی ماشه ها مستقیماً در شکل گیری خروجی نقش ندارند. ولتاژ DAC ، اما فقط برای کنترل حالت کلیدها استفاده می شود ، یعنی اشکال فوق الذکر مدار قبلی DAC برطرف می شود (شکل 10.71 را ببینید).
بیایید نگاهی دقیق تر به عملکرد چنین مبدل بیندازیم. هر تخلیه دارای دو کلید است ، از طریق یکی ولتاژ E به میراگر مقاومت ، از طریق دیگری - ولتاژ صفر تأمین می شود.
بگذارید ولتاژهای حاصل از خروجی DAC را از واحدهای ارقام منفرد عددی که در ثبات قرار داده شده تعیین کنیم. اجازه دهید یک شماره در رجیستر وارد شود. ماشه در حالت 1 است و در بیت سوم کلید باز است ، در بقیه ارقام ماشه ها در حالت 0 و کلیدها هستند و باز هستند (شکل 10.74 ، a). با تبدیل های پی در پی ، می توانید یک مدار بدست آورید (شکل 10.74 ،<3), из которой следует, что напряжение в точке 
.
اگر عددی را در رجیستر قرار دهید ، می توان میراگر را با مدار نشان داده شده در شکل نشان داد. 10.75 ، الف. با تبدیل آن می توان آن را به طرحی نشان داد که در شکل نشان داده شده است. 10.75 ، در. ولتاژ حاصل از نقطه Ah همان مقدار [مدار مدار قبلی در نقطه] را دارد. شکل. 10.75 مشاهده می شود که هنگام انتقال به خروجی مبدل ، این ولتاژ به دو تقسیم می شود و بنابراین ،.
می توان نشان داد که برای یک عدد ، فشار در یک نقطه است. وقتی این ولتاژ به یک نقطه و بیشتر از یک نقطه به نقطه دیگر منتقل می شود ، ولتاژ هر بار به دو تقسیم می شود و 
.
بنابراین ، ولتاژ خروجی مربوط به واحدهای بیت های منفرد عدد باینری در ثبات متناسب با ضرایب وزن بیت ها است. با یک ثبت کننده n-bit ، با مشخص کردن رقم بیت های عدد باینری ، برای ولتاژ در خروجی DAC عبارت بدست می آوریم:
از عبارت می توان دریافت که ولتاژ خروجی DAC متناسب با مقدار عدد N قرار گرفته در ثبات است.
خطاهای تبدیل سخت افزار در این مدار با انحراف مقاومت مقاومت ها از مقادیر اسمی آنها ، نقص کامل کلیدها (مقاومت یک کلید واقعی در حالت بسته برابر با بی نهایت نیست و در حالت باز برابر با صفر نیست) ، ناپایداری منبع ولتاژ E. این انحرافات بیشترین تأثیر را بر روی خطای DAC دارند. در ارقام بالاتر
مدار DAC با جمع جریان ها .
در شکل 10.76 نسخه دیگری از مدار DAC را نشان می دهد - مدار با جمع جریان ها در میراگر مقاومت. به جای منبع ولتاژ پایدار E ، این مدار از منابع جریان ثابت استفاده می کند. اگر فلیپ فلاپ در حالت 1 باشد ، جریان منبع I از طریق کلید عمومی به میراگر مقاومت می رود. اگر ماشه در حالت 0 باشد ، یک کلید دیگر باز می شود که منبع را می بندد. در شکل 10.77 ، و نمودار مربوط به شماره نشان داده شده است. با تبدیلات ، به مدارهای معادل در شکل کاهش می یابد. 10.77.6 و c ، از آنجا دنبال می شود 
... اگر بیت ثبات مربوطه حاوی یک ولتاژ باشد ، ولتاژ مشابهی در هر یک از نقاط ایجاد می شود. وقتی ولتاژ بین این نقاط منتقل می شود ، ولتاژ به دو تقسیم می شود و بنابراین ولتاژ خروجی
عناصر مورد استفاده در DAC .
مدار عناصر استفاده شده در DAC را در نظر بگیرید.
منبع ولتاژ پایدار در شکل 10.78 نمودار تنظیم کننده ولتاژ ساده را نشان می دهد. یک ترانزیستور به صورت سری بین ورودی و خروجی تثبیت کننده متصل می شود. تثبیت ولتاژ خروجی با این واقعیت تضمین می شود که با افزایش ولتاژ ورودی ، ولتاژ روی ترانزیستور افزایش می یابد و بالعکس ، با کاهش ، ولتاژ ترانزیستور کاهش می یابد. بنابراین ، تمام تغییرات در ولتاژ ورودی از طریق ترانزیستور تخلیه می شوند. این حالت ترانزیستور توسط یک تقویت کننده ساخته شده بر روی ترانزیستور ارائه می شود. فرض کنید ، مثلاً رشد کند و در نتیجه ، تمایل به رشد داشته باشد و رشد اندک ، افزایش ، ولتاژ کلکتور و پایه را به میزان قابل توجهی کاهش می دهد ، افت ولتاژ بین کلکتور و ساطع کننده ترانزیستور افزایش می یابد.
|
|
|
| برنج 10.77 | برنج 10.78 |
زنجیره مقاومت و دیود زنر ولتاژ ثابتی را در مدار ساطع کننده ایجاد می کند که تمایل دارد ترانزیستور را مسدود کند. برای جبران این سوگیری منفی ، از یک ولتاژ مثبت از مقاومت تقسیم ولتاژ متشکل از مقاومت ها و استفاده می شود. هرچه بیشتر ، ولتاژ بیشتری باید از پایه منتقل شود و در عین حال ، بیشتر تغییرات ولتاژ به پایه اعمال می شود و تقویت می شود ، به پایه منتقل می شود.
منبع جریان پایدار تثبیت کننده جریان ، نمودار آن در شکل نشان داده شده است. 10.79 ، به همان روش تنظیم کننده ولتاژ کار می کند. تفاوت در این است که ولتاژ ورودی تقویت کننده روی ترانزیستور از مقاومت خارج می شود ، که در مدار تثبیت کننده جریان به صورت سری با بار متصل می شود (جریان بار من از آن عبور می کند. اگر به عنوان مثال افزایش یا کاهش یابد و در نتیجه ، جریان تمایل به افزایش دارد ، افزایش می یابد ولتاژ روشن و در ترانزیستور ، که منجر به کاهش پتانسیل کلکتور و پایه می شود ، ولتاژ بین کلکتور و پایه ترانزیستور افزایش می یابد که از رشد جریان I جلوگیری می کند.
دستگاه های کلیدی کلیدهای مبدل با جمع شدن ولتاژها روی شبکه مقاومت (به شکل 10.73 مراجعه کنید) را می توان مطابق با طرح نشان داده شده در شکل انجام داد. 10.80 ، الف. ترانزیستورها و توسط ولتاژهای خروجی های ماشه کنترل می شوند. خروجی به یک میراگر مقاومت متصل است.
بگذارید که فلیپ فلاپ در حالت 1 باشد. در خروجی معکوس آن ، یک پتانسیل صفر وجود دارد و ترانزیستور ، که پایه آن برای این پتانسیل تأمین می شود ، بسته است. در خروجی مستقیم ماشه ولتاژ بالایی وجود دارد که با ورود به ورودی ترانزیستور ، آن را باز نگه می دارد. ولتاژ E از طریق ترانزیستور باز به میراگر مقاومت تأمین می شود ، اگر ماشه در حالت 0 باشد ، ترانزیستور بسته شده و ولتاژ صفر از طریق ترانزیستور باز به میراگر مقاومت عرضه می شود.
بنابراین دستگاه ساخته شده طبق این طرح نقش دو سوئیچ را در تخلیه مبدل بازی می کند.
در مبدل با جمع جریان ، نیازهای زیادی به مقاومت کوچک کلید عمومی اعمال نمی شود. در این مبدل می توان از سوئیچ دیود استفاده کرد که مدار آن در شکل نشان داده شده است. 10.80.6. اگر فلیپ فلاپ در حالت 0 باشد ، ولتاژ زیادی که از خروجی معکوس فلیپ فلاپ تأمین می شود ، دیود را روشن نگه می دارد. جریان منبع از طریق دیود و ماشه بسته می شود. اگر فلیپ فلاپ در حالت 1 باشد ، دیود بسته شده و جریان I از طریق دیود و میراگر مقاومت بسته می شود.
|
|
|
| برنج 10.79 | برنج 10.80 |
مبدل های آنالوگ به دیجیتال
بیایید چندین نوع ADC را بر اساس اصول مختلف در نظر بگیریم.
مبدل A / D با تبدیل متوسط
ولتاژ در فاصله زمانی
.
مدار مبدل از این نوع در شکل نشان داده شده است. 10.81 ، نمودارهای زمان بندی ، روندهای موجود در مبدل را نشان می دهد - در شکل. 10.81.6.
بیایید عملکرد این مبدل را در نظر بگیریم. با پالس ساعت بعدی ، شمارنده به صفر تنظیم می شود و همزمان تولید کننده ولتاژ متغیر خطی (GLIN) شروع می شود. ولتاژ خروجی CLAY به ورودی های دو مقایسه کننده و به ورودی های دیگر آن ، به ترتیب ، ولتاژ صفر و ولتاژ قابل تبدیل به شکل عددی تأمین می شود. در زمانی که ولتاژ رمپ ، از مقادیر منفی کوچک افزایش می یابد ، از صفر عبور می کند ، اولین مقایسه کننده پالس صادر می کند. این پالس ماشه را به حالت 1 تنظیم می کند. هنگامی که ولتاژ رمپ از مقدار عبور می کند ، یک پالس توسط مقایسه کننده دوم صادر می شود. این پالس ماشه را به حالت صفر برمی گرداند.
برنج 10.81
زمان T که طی آن فلیپ فلاپ در حالت 1 قرار دارد متناسب با ولتاژ ورودی است. بنابراین ، ولتاژ ورودی به یک حوزه زمان تبدیل می شود.
در طول زمان T ، ولتاژ زیادی از خروجی ماشه به ورودی عنصر AND اعمال می شود و پالس های مولد توالی پالس (GIP) از طریق عنصر به ورودی شمارنده (Cch) منتقل می شوند. بدیهی است که عددی که در شمارنده تنظیم می شود متناسب با T است و بنابراین.
برای به دست آوردن یک خواندن ولتاژ جدید ، باید یک پالس شروع دوباره اعمال شود. بنابراین ، پالس های ماشه باید از میزان نمونه برداری پیروی کنند. بگذارید نحوه تعیین پارامترهای عناصر مبدل را نشان دهیم.
تعداد بیت های شمارنده. خطای نسبی مشخص شده مبدل حداکثر عددی را که شمارنده باید شمارش کند تعیین می کند:
تعداد بیت های شمارنده حداقل n است که نابرابری را برآورده می کند
فرکانس تولید کننده پالس. فرآیند تبدیل یک مقدار به یک عدد زمان T را می طلبد. حداکثر مقدار را زمان تبدیل می نامند:
کجا و F به ترتیب دوره و فرکانس تولید کننده پالس هستند. از اینجا.
هنگام طراحی مبدل ، زمان مشخص می شود. این پارامتر به اصطلاح خطای دینامیکی مبدل را مشخص می کند ، زیرا ولتاژ ورودی می تواند در هنگام تبدیل تغییر کند. تغییر در طول زمان باید کمتر از ولتاژ مربوط به واحد کمترین بیت شمارنده باشد.
شیب ولتاژ خاک رس. این پارامتر
خطاهای سخت افزاری مبدل با عدم صحت عملکرد عناصر جداگانه آن مرتبط است: غیرخطی بودن ولتاژ رس ؛ انحرافات لحظه لحظه ای که در آن پالس توسط مقایسه کننده از لحظه تساوی دقیق ولتاژهای ورودی مقایسه کننده صادر می شود ؛ زمان پایان ماشه ، عنصر AND ؛ بی ثباتی میزان تکرار پالس ژنراتور.
حلقه بسته مبدل آنالوگ به دیجیتال .
نمودار بلوکی این نوع مبدل ها در شکل نشان داده شده است. 10.82 ، الف.
پالس ساعت (TI) شمارنده Cc را به صفر می رساند. ولتاژ صفر در خروجی DAC رخ می دهد که تعداد شمارنده را به ولتاژ متناسبی تبدیل می کند. نابرابری ایجاد می شود که در آن مقایسه کننده K ورودی عنصر AND را با سطح ورود به سیستم تأمین می کند. 1. در این حالت ، پالس های مولد توالی پالس GUI از عنصر AND به ورودی شمارنده عبور می کنند. هر پالس که به ورودی شمارنده می رسد باعث افزایش یک در تعداد ذخیره شده در آن می شود ، ولتاژ در خروجی DAC با یک مرحله ابتدایی افزایش می یابد. بنابراین ، ولتاژ به صورت گام به گام افزایش می یابد ، همانطور که در شکل نشان داده شده است. 10.82.6.
در زمان رسیدن ولتاژ به سطح بیش از حد ، مقایسه کننده از یک سطح ورود به سیستم خارج می کند. 0 ، و سپس دسترسی پالس های ژنراتور به شمارنده قطع می شود. عدد بدست آمده توسط این زمان در شمارنده متناسب با ولتاژ است.
برنج 10.82
با توجه به اینکه ADC از نوع مورد بررسی از ولتاژ رمپ ژنراتور استفاده نمی کند ، خطاهای سخت افزاری آن کمتر از آن است که در ADC با تبدیل میانی به بازه زمانی مشاهده شود.
مبدل آنالوگ به دیجیتال از نوع ردیابی .
دو نوع ADC مورد بحث در بالا به صورت چرخشی کار می کنند. در آنها ، هر پالس ساعت متوالی مبدل را به حالت اولیه خود تنظیم می کند ، پس از آن روند تبدیل آغاز می شود. سرعت این مبدل ها عمدتا توسط سرعت شمارنده (یعنی سرعت فلیپ فلاپ های کم اهمیت ترین بیت های آن ، که در آنها سوئیچینگ با فرکانس بالا اتفاق می افتد) محدود می شود.
در عمل ، اغلب از یک مبدل غیر حلقوی استفاده می شود که نمودار بلوکی آن در شکل نشان داده شده است. 10.83 این مدار با مدار مبدل نوع قبلی تفاوت دارد به این دلیل که از یک شمارنده معکوس Cch استفاده می کند ، که توسط سیگنال های خروجی مقایسه کننده K کنترل می شود. هنگامی که شمارنده به حالت شمارش مستقیم تنظیم می شود ، پالس های ژنراتور GUI ورودی به ورودی به ترتیب تعداد آن را افزایش می دهد ، ولتاژ افزایش می یابد به سطح ولتاژ می رسد. وقتی شمارنده به حالت شمارش معکوس تغییر می کند ، در این حالت تعداد در شمارنده کاهش می یابد و بنابراین ، تا رسیدن به مقدار ، ولتاژ کاهش می یابد.
بنابراین ، تمام تغییرات وابسته به زمان در ولتاژ t / in توسط ولتاژ در خروجی DAC کنترل می شود.
در لحظات لازم از زمان ، می توان اعداد متناسب با مقادیر را از خروجی شمارنده گرفت.
برنج 10.83
مبدل آنالوگ به دیجیتال نوع بیت .
نمودار بلوکی مبدل در شکل نشان داده شده است. 10.84 مبدل دارای یک شماره ثبت است که بر روی فلیپ فلاپ های RS ساخته شده است. این ثبت کننده یک عدد متناسب با ولتاژ را تشکیل می دهد.
در ابتدا ، یکی فقط برای ماشه مهمترین بیت این رجیستر نوشته می شود. عدد حاصل از ثبت توسط DAC به ولتاژ تبدیل می شود که با ولتاژ مقایسه می شود. اگر نابرابری برقرار باشد ، عددی که به آن تبدیل می شود واقعاً دارای یک مهمترین بیت است. اگر نابرابری برآورده نشود ، ماشه به صفر می رسد.
بعد ، یک واحد در ماشه بیت بعدی (n-1) ثانیه ثبت می شود و دوباره با مقایسه ولتاژ c مربوط به عدد موجود در ثبات موجود در آن زمان ، مشخص می شود که آیا یک واحد باید در این بیت ذخیره شود یا ماشه این بیت باید به حالت 0. بنابراین ، فرآیند کاوش در همه n بیت انجام می شود ، پس از آن می توان تعداد حاصل از ثبت را به خروجی ارسال کرد.
عملکرد این اقدامات را در مبدل در نظر بگیرید (شکل 10.84 را ببینید). پالس ساعت ماشه را به حالت 1 تنظیم می کند ، دیگری باعث می شود تا حالت 0. همان پالس به طور همزمان یکی را به مهمترین بیت رجیستر شیفت RG می نویسد و سطح ورود به سیستم در خروجی n-th ثبت کننده ظاهر می شود. یکی
مقایسه کننده مربوط به c مربوط به شماره موجود در حال حاضر در ثبت شماره است و هنگامی که شرط برآورده می شود ، سطح ورود به سیستم را خارج می کند. یکی
هنگامی که یک پالس تغییر می یابد ، سطح از خروجی مقایسه کننده از طریق عنصر به ورودی عنصر منتقل می شود و اگر این سطح log باشد. 1 ، سپس فلیپ فلاپ به حالت 0 برمی گردد. در پایان پالس شیفت ، روند انتقال یک بیت به سمت راست محتوای ثبت به پایان می رسد ، سطح ورود به سیستم ظاهر می شود. 1 در خروجی (n-1) -th از این رجیستر ، فلیپ فلاپ به حالت 1 تنظیم شده است. بعلاوه ، با رسیدن پالس شیفت بعدی ، حالت ماشه مورد نیاز تعیین می شود و (در انتهای پالس ، ماشه به حالت 1 تنظیم می شود.
این اقدامات تکرار می شوند تا زمانی که وضعیت همه عوامل محرک مشخص شود.
در این مقاله موارد اصلی در مورد اصل عملکرد انواع ADC مورد بحث قرار می گیرد. در همان زمان ، برخی از محاسبات نظری مهم در مورد توصیف ریاضی تبدیل آنالوگ به دیجیتال خارج از محدوده مقاله باقی مانده است ، اما پیوندهایی ارائه شده است که خواننده علاقه مند می تواند بررسی عمیق تری از جنبه های نظری عملکرد ADC پیدا کند. بنابراین ، این مقاله بیشتر از آنکه به تجزیه و تحلیل نظری کار آنها بپردازد ، به درک اصول کلی عملکرد ADC مربوط است.
مقدمه
به عنوان یک نقطه شروع ، اجازه دهید تبدیل آنالوگ به دیجیتال را تعریف کنیم. تبدیل آنالوگ به دیجیتال فرآیند تبدیل کمیت فیزیکی ورودی به نمایش عددی آن است. مبدل آنالوگ به دیجیتال وسیله ای است که این تبدیل را انجام می دهد. به طور رسمی ، مقدار ورودی ADC می تواند هر مقدار فیزیکی - ولتاژ ، جریان ، مقاومت ، ظرفیت ، میزان تکرار پالس ، زاویه چرخش شافت و غیره باشد. با این حال ، به منظور مشخص بودن ، در ادامه ، با ADC ، منظور ما منحصرا مبدل های ولتاژ به کد است.
مفهوم تبدیل آنالوگ به دیجیتال با مفهوم اندازه گیری ارتباط نزدیک دارد. اندازه گیری به فرآیند مقایسه مقدار اندازه گیری شده با یک استاندارد خاص اشاره دارد ؛ در هنگام تبدیل آنالوگ به دیجیتال ، مقدار ورودی با یک مقدار مرجع مشخص مقایسه می شود (به طور معمول ، با یک ولتاژ مرجع). بنابراین ، تبدیل آنالوگ به دیجیتال می تواند به عنوان اندازه گیری مقدار سیگنال ورودی مشاهده شود و تمام مفاهیم اندازه گیری ، مانند خطاهای اندازه گیری ، برای آن قابل استفاده هستند.
مشخصات اصلی ADC
ADC ویژگی های بسیاری دارد که از جمله ویژگی های اصلی آن می توان به فرکانس تبدیل و عمق بیت اشاره کرد. نرخ تبدیل معمولاً با نمونه در ثانیه (SPS) بیان می شود و عمق بیت نیز به بیت است. ADC های مدرن می توانند تا 24 بیت عرض داشته باشند و تبدیل ها تا واحدهای GSPS (البته نه به طور همزمان). هرچه سرعت و عمق بیت بیشتر باشد ، بدست آوردن مشخصات مورد نیاز دشوارتر است ، مبدل گرانتر و پیچیده تر است. سرعت تبدیل و عمق بیت به طریقی خاص به یکدیگر مرتبط هستند و ما می توانیم با کاهش سرعت ، عمق بیت تبدیل موثر را افزایش دهیم.
انواع ADC
انواع مختلفی از ADC وجود دارد ، اما برای اهداف این مقاله ما فقط به انواع زیر توجه می کنیم:
- تبدیل موازی ADC (تبدیل مستقیم ، ADC فلش)
- تقریب متوالی ADC (SAR ADC)
- delta sigma ADC (شارژ ADC متعادل)
ADC های تبدیل مستقیم (موازی) بیشترین سرعت و کمترین عمق بیت را دارند. به عنوان مثال ، ADLC تبدیل موازی TLC5540 از Texas Instruments دارای سرعتی 40MSPS با پهنای بیت فقط 8 بیت است. ADC های این نوع می توانند نرخ تبدیل حداکثر 1 GSPS را داشته باشند. در اینجا می توان خاطر نشان کرد که ADC های خط لوله عملکردی حتی بیشتر دارند ، اما ترکیبی از چندین ADC با عملکرد پایین تر هستند و بررسی آنها از حوصله این مقاله خارج است.
طاقچه میانی در ردیف نرخ بیت توسط تقریب پی در پی ADC اشغال شده است. مقادیر معمولی 12-18 بیت با نرخ تبدیل 100KSPS-1MSPS است.
بیشترین دقت توسط ADC های سیگما-دلتا با ظرفیت حداکثر 24 بیت و سرعت از واحدهای SPS تا واحدهای KSPS حاصل می شود.
نوع دیگری از ADC که در گذشته اخیر مورد استفاده قرار گرفته است ، ADC یکپارچه است. ادغام ADC ها در حال حاضر عمدتا توسط انواع دیگر ADC جایگزین می شوند ، اما ممکن است در ابزارهای قدیمی وجود داشته باشد.
تبدیل مستقیم ADC
ADC های تبدیل مستقیم در دهه های 1960 و 1970 گسترده شده و در دهه 1980 به مدارهای مجتمع وارد شدند. آنها اغلب در ADC های "خط دار" استفاده می شوند (در این مقاله در نظر گرفته نشده اند) و دارای ظرفیت 6-8 بیت با سرعت حداکثر 1 GSPS هستند.
معماری ADC تبدیل مستقیم در شکل نشان داده شده است. یکی
شکل: 1. بلوک دیاگرام تبدیل مستقیم ADC
اصل عملکرد ADC بسیار ساده است: سیگنال ورودی به طور همزمان به تمام ورودی های "به علاوه" مقایسه کننده ها تغذیه می شود ، و تعدادی ولتاژ به "منفی" که از ولتاژ مرجع با تقسیم توسط مقاومت های R به دست می آید ، تغذیه می شود. برای مدار در شکل. 1 این ردیف مانند این خواهد بود: (1/16 ، 3/16 ، 5/16 ، 7/16 ، 9/16 ، 11/16 ، 13/16) Uref ، جایی که Uref ولتاژ مرجع ADC است.
اجازه دهید ولتاژ برابر با 1/2 Uref به ورودی ADC اعمال شود. سپس 4 مقایسه کننده اول کار خواهند کرد (اگر از پایین حساب کنید) ، و واحدهای منطقی در خروجی آنها ظاهر می شوند. رمزگذار اولویت دار یک کد باینری از "ستون" آنهایی تشکیل می دهد که توسط رجیستر خروجی ثابت می شود.
اکنون مزایا و معایب چنین مبدل مشخص می شود. همه مقایسه کننده ها به طور موازی کار می کنند ، زمان تاخیر مدار برابر با زمان تاخیر در یک مقایسه کننده به علاوه زمان تاخیر در رمزگذار است. مقایسه کننده و رمزگذار می توانند بسیار سریع ساخته شوند ، در نتیجه کل مدار دارای سرعت بسیار بالایی است.
اما برای بدست آوردن N بیت ، به 2 ^ N مقایسه کننده نیاز است (و پیچیدگی رمزگذار نیز به اندازه 2 ^ N رشد می کند). نمودار در شکل 1. شامل 8 مقایسه و 3 بیت است ، برای بدست آوردن 8 بیت به 256 مقایسه کننده نیاز دارید ، برای 10 بیت - 1024 مقایسه ، برای یک ADC 24 بیتی بیش از 16 میلیون آنها طول می کشد. با این حال ، این روش هنوز به چنین ارتفاعاتی نرسیده است.
تقریب متوالی ADC
یک مبدل آنالوگ به دیجیتال یک ثبت تقریب متوالی (SAR) با انجام یک سری "توزین" متوالی ، یعنی مقایسه مقدار ولتاژ ورودی با تعدادی از مقادیر تولید شده به شرح زیر ، مقدار سیگنال ورودی را اندازه می گیرد:
1. در مرحله اول ، مقداری برابر با 1 / 2Uref در خروجی مبدل دیجیتال به آنالوگ داخلی تنظیم می شود (از این پس تصور می کنیم سیگنال در فاصله (0 - Uref) باشد.
2. اگر سیگنال بیشتر از این مقدار باشد ، آن را با ولتاژ قرار گرفته در وسط بازه باقی مانده مقایسه می کنید ، یعنی در این حالت 3/4Uref. اگر سیگنال کمتر از سطح تنظیم شده باشد ، مقایسه بعدی با کمتر از نیمی از فاصله باقی مانده (به عنوان مثال ، با سطح 1 / 4Uref) انجام می شود.
3. مرحله 2 N بار تکرار می شود. بنابراین ، مقایسه N ("وزن دهی") بیت های نتیجه را تولید می کند.
شکل: 2. بلوک نمودار تقریب متوالی ADC.
بنابراین ، SAR ADC از واحدهای زیر تشکیل شده است:
1. مقایسه کننده. این مقدار ورودی و مقدار فعلی ولتاژ "وزن" را مقایسه می کند (در شکل 2. با یک مثلث مشخص شده است).
2. مبدل دیجیتال به آنالوگ (DAC). این مقدار ولتاژ "وزن" را بر اساس کد دیجیتال ورودی تولید می کند.
3. ثبت تقریب متوالی (ثبت تقریب تقریبی ، SAR). این الگوریتم تقریب پی در پی را پیاده سازی می کند ، مقدار فعلی کد تغذیه شده با ورودی DAC را تولید می کند. تمام این معماری ADC به نام آن نامگذاری شده است.
4. طرح نگه داشتن نمونه (Sample / Hold، S / H). برای عملکرد این ADC ، اساساً مهم است که ولتاژ ورودی در طول چرخه تبدیل ثابت بماند. با این حال ، سیگنال های "واقعی" با گذشت زمان تغییر می کنند. مدار نمونه و نگهدارنده مقدار فعلی سیگنال آنالوگ را "به یاد می آورد" و آن را در کل چرخه کارکرد دستگاه بدون تغییر نگه می دارد.
مزیت دستگاه سرعت تبدیل نسبتاً زیاد آن است: زمان تبدیل ADC N بیتی N زمان چرخه است. دقت تبدیل به دقت DAC داخلی محدود می شود و می تواند 16-18 بیت باشد (اکنون ADC های SAR 24 بیتی ، به عنوان مثال AD7766 و AD7767 شروع به ظهور می کنند).
دلتا سیگما ADC
سرانجام ، جالب ترین نوع ADC سیگما-دلتا ADC است که در ادبیات گاهی از آن به عنوان ADC متعادل کننده بار یاد می شود. نمودار بلوک ADC سیگما-دلتا در شکل نشان داده شده است. 3
شکل 3 نمودار بلوک سیگما-دلتا ADC.
اصل عملکرد این ADC تا حدودی پیچیده تر از انواع دیگر ADC است. ماهیت آن این است که ولتاژ ورودی با مقدار ولتاژ انباشته شده توسط انتگرال مقایسه می شود. بسته به نتیجه مقایسه ، نبض های قطبیت مثبت یا منفی به ورودی یکپارچه کننده عرضه می شوند. بنابراین ، این ADC یک سیستم ردیابی ساده است: ولتاژ در خروجی انتگرال ولتاژ ورودی را "ردیابی" می کند (شکل 4). نتیجه این مدار یک جریان صفر و یک در خروجی مقایسه کننده است که سپس از طریق یک فیلتر کم گذر دیجیتال عبور می کند و در نتیجه یک بیت N ایجاد می شود. LPF در شکل 3. همراه با "decimator" ، دستگاهی که با "خرد کردن" نمونه ها میزان تکرار نمونه ها را کاهش می دهد.
شکل: 4. سیگما-دلتا ADC به عنوان یک سیستم ردیابی
به خاطر سخت گیری ، باید گفت که در شکل 3 یک نمودار بلوکی از سیگما-دلتا ADC مرتبه اول است. سیگما-دلتا ADC مرتبه دوم دارای دو مجتمع و دو حلقه بازخورد است ، اما در اینجا پوشش داده نمی شود. علاقه مندان به این موضوع می توانند مراجعه کنند.
در شکل 5 سیگنالها را در ADC در یک سطح صفر در ورودی (بالا) و در یک سطح Vref / 2 (پایین) نشان می دهد.
شکل: 5. سیگنالها در ADC در سطوح مختلف سیگنال در ورودی.
حال ، بدون اینکه به تحلیل پیچیده ریاضی بپردازیم ، بیایید سعی کنیم بفهمیم چرا ADC های سیگما-دلتا سطح نویز ذاتی بسیار کمی دارند.
نمودار بلوک تعدیل کننده سیگما-دلتا را نشان دهید که در شکل نشان داده شده است. 3 ، و آن را به شرح زیر نشان دهید (شکل 6):
شکل: 6. نمودار بلوک تعدیل کننده سیگما-دلتا
در اینجا مقایسه کننده به عنوان یک جمع کننده نشان داده می شود که سیگنال مداوم جستجو شده و نویز کمی سازی را اضافه می کند.
اجازه دهید انتگرال یک تابع انتقال 1 / s داشته باشد. سپس ، با نشان دادن سیگنال مفید به عنوان X (s) ، خروجی مدولاتور سیگما-دلتا به عنوان Y (s) و نویز کمی به عنوان E (s) ، عملکرد انتقال ADC را بدست می آوریم:
Y (s) \u003d X (s) / (s + 1) + E (s) s / (s + 1)
یعنی در حقیقت ، مدولاتور سیگما-دلتا یک فیلتر کم عبور (1 / (s + 1)) برای سیگنال مورد نظر و یک فیلتر عبور بالا (s / (s + 1)) برای نویز است ، هر دو فیلتر دارای فرکانس قطع یکسان هستند. نویز متمرکز در منطقه با فرکانس بالا از طیف به راحتی توسط فیلتر کم گذر دیجیتالی که بعد از مدولاتور قرار دارد ، حذف می شود.
شکل: 7. پدیده "جابجایی" سر و صدا در قسمت با فرکانس بالا از طیف
با این حال ، باید درک کرد که این یک توضیح بسیار ساده از پدیده شکل گیری سر و صدا در یک ADC سیگما-دلتا است.
بنابراین ، مزیت اصلی ADC سیگما-دلتا دقت بالا به دلیل سر و صدای بسیار کم ذاتی است. با این حال ، برای دستیابی به دقت بالا ، لازم است که فرکانس قطع فیلتر دیجیتال تا حد ممکن پایین باشد ، چند برابر کمتر از فرکانس عملکرد مدولاتور سیگما-دلتا. بنابراین ، ADC های سیگما-دلتا نرخ تبدیل کمی دارند.
از آنها می توان در مهندسی صدا استفاده کرد ، اما عمدتا در اتوماسیون صنعتی برای تبدیل سیگنال های حسگر ، در ابزار اندازه گیری و سایر برنامه هایی که به دقت بالایی نیاز است ، استفاده می شود. اما سرعت زیادی لازم نیست
کمی تاریخ
قدیمی ترین مرجع ADC در تاریخ احتمالاً حق ثبت اختراع Paul M. Rainey ، "سیستم تلگراف فاکسیمیل" ، U.S. ثبت اختراع 1،608،527 ، تاریخ ثبت 20 ژوئیه 1921 ، تاریخ انتشار 30 نوامبر 1926. دستگاهی که در این حق ثبت اختراع به تصویر کشیده شده در واقع یک تبدیل مستقیم مستقیم 5 بیتی است.
شکل: 8. اولین حق ثبت اختراع برای ADC
شکل: 9. تبدیل مستقیم ADC (1975)
دستگاهی که در شکل نشان داده شده است ، یک ADC تبدیل مستقیم MOD-4100 ساخته شده توسط Computer Labs ، 1975 است که بر اساس مقایسه کننده های گسسته ساخته شده است. 16 مقایسه کننده وجود دارد (آنها به منظور برابر کردن تاخیر انتشار سیگنال با هر مقایسه کننده در یک نیم دایره قرار دارند) ، بنابراین ، ظرفیت ADC فقط 4 بیت است. سرعت تبدیل 100 MSPS ، مصرف برق 14 وات.
شکل زیر نسخه پیشرفته ADC تبدیل مستقیم را نشان می دهد.
شکل: 10. تبدیل مستقیم ADC (1970)
VHS-630 1970 ، ساخته شده توسط Computer Labs ، دارای 64 مقایسه کننده ، 6 بیت ، 30MSPS و 100 وات مصرف بود (VHS-675 1975 دارای 75 MSPS و 130 وات بود).
ادبیات
دبلیو كستر ADC Architectures I: The Flash Converter. دستگاه های آنالوگ ، آموزش MT-020.
سخنرانی شماره 3
"تبدیل آنالوگ به دیجیتال و دیجیتال به آنالوگ".
در سیستم های ریزپردازنده ، یک مبدل آنالوگ به دیجیتال (ADC) نقش یک عنصر پالس و یک مبدل دیجیتال به آنالوگ (DAC) نقش یک برون یاب را بازی می کند.
تبدیل آنالوگ به دیجیتال شامل تبدیل اطلاعات موجود در سیگنال آنالوگ به کد دیجیتال است ... تبدیل دیجیتال به آنالوگ طراحی شده برای انجام کار معکوس ، به عنوان مثال یک عدد را که به عنوان یک کد دیجیتالی نشان داده می شود ، به یک سیگنال آنالوگ معادل تبدیل کنید
ADC ها معمولاً در حلقه های بازخورد سیستم های کنترل دیجیتال نصب می شوند تا سیگنال های بازخورد آنالوگ را به کدهایی تبدیل کنند که توسط قسمت دیجیتالی سیستم درک می شوند. بنابراین ADC عملکردهای مختلفی را انجام می دهد ، مانند نمونه برداری از زمان ، مقداردهی سطح ، رمزگذاری. نمودار بلوکی تعمیم یافته ADC در شکل 3.1 نشان داده شده است.
یک سیگنال به شکل جریان یا ولتاژ به ورودی ADC تغذیه می شود که در هنگام تبدیل مقدار آن با مقدار اندازه گیری می شود. پاسخ استاتیک ایده آل برای یک ADC 3 بیتی در شکل 3.2 نشان داده شده است.
 |
سیگنال های ورودی می توانند مقادیری را در محدوده از -حداکثر تا حداکثر ، و خروجی ها مربوط به هشت (2 3) سطح گسسته است. مقدار ولتاژ ورودی که در آن انتقال از یک مقدار کد خروجی ADC به مقدار مجاور دیگر اتفاق می افتد ، نامیده می شود ولتاژ اتصال بین کد... تفاوت بین دو مقدار مجاور انتقال کد نامیده می شود مرحله کوانتاسیون یا واحد کمترین رقم (LSB).نقطه شروع مشخصه تحول نقطه ای است که با مقدار سیگنال ورودی تعیین می شود ، تعریف می شود
(3.1),
جایی که U 0.1 - ولتاژ اولین انتقال بین کد ،U LSB - مرحله کمی سازی (LSB - بیت حداقل قابل توجه ) تبدیل مربوط به ولتاژ ورودی است که با نسبت تعریف شده است
(3.2).
دامنه مقادیر ولتاژ ورودی ADC ، با مقادیر محدود شده استU 0.1 و U N-1 ، N نامیده می شود محدوده ولتاژ ورودی.
(3.3).
محدوده ولتاژ ورودی و حداقل مقدار بیت قابل توجهN -bit ADC و DAC نسبت را به هم متصل می کند
(3.4).
ولتاژ
(3.5)
نامیده می شود ولتاژ مقیاس کامل (FSR - محدوده کامل ) به طور معمول ، این پارامتر با سطح خروجی منبع ولتاژ مرجع متصل به ADC تعیین می شود. اندازه مرحله اندازه گیری یا واحدهای کمترین بیت ، بنابراین برابر است
(3.6),
و مقدار واحد از مهمترین رقم
(3.7).
همانطور که از شکل 3.2 مشاهده می شود ، در هنگام تبدیل خطایی رخ می دهد که از نصف مقدار بیت کم اهمیت بیشتر نمی شودU LSB / 2.
روش های مختلفی برای تبدیل آنالوگ به دیجیتال وجود دارد که از نظر دقت و سرعت متفاوت هستند. در بیشتر موارد ، این خصوصیات با یکدیگر تضاد دارند. در حال حاضر ، انواع مبدل هایی مانند ADC ها با تقریب های متوالی (تعادل بیتی) ، ادغام ADC ها ، موازی (فلاش ) ADC ، "سیگما-دلتا" ADC و غیره
نمودار بلوک تقریب متوالی ADC در شکل 3.3 نشان داده شده است.
عناصر اصلی دستگاه عبارتند از یک مقایسه کننده (K) ، یک مبدل دیجیتال به آنالوگ (DAC) و یک مدار کنترل منطقی. اصل تبدیل بر اساس مقایسه متوالی سطح سیگنال ورودی با سطوح سیگنال مربوط به ترکیبات مختلف کد خروجی و تشکیل کد حاصل بر اساس نتایج مقایسه است. ترتیب کدهای مقایسه شده ، قانون تقسیم نیمه را برآورده می کند. در ابتدای تبدیل ، کد ورودی DAC به حالتی تنظیم می شود که در آن تمام بیت ها به جز بزرگتر برابر 0 و بزرگتر 1 است. با این ترکیب ولتاژی برابر با نیمی از دامنه ولتاژ ورودی در خروجی DAC تشکیل می شود. این ولتاژ با ولتاژ ورودی در مقایسه کننده مقایسه می شود. اگر سیگنال ورودی بیشتر از سیگنال دریافت شده از DAC باشد ، مهمترین بیت کد خروجی روی 1 تنظیم می شود ، درغیر اینصورت روی 0 تنظیم می شود. در چرخه ساعت بعدی ، کدی که از این طریق تا حدی تشکیل شده است دوباره به ورودی DAC تغذیه می شود ، بیت بعدی به یک در آن تنظیم می شود و مقایسه می شود تکرار می کند این فرآیند تا زمان مقایسه کمترین مقدار بیت ادامه می یابد. بنابراین شکل دادنN کد خروجی-بیتی مورد نیاز استN چرخه های مقدماتی یکسان. این بدان معنی است که ، در موارد دیگر برابر ، سرعت چنین ADC با افزایش ظرفیت آن کاهش می یابد. عناصر داخلی تقریب پی در پی ADC (DAC و مقایسه کننده) باید دقتی بهتر از مقدار نصف کمترین بیت ADC داشته باشند.
نمودار بلوک موازی (فلاش ) ADC در شکل 3.4 نشان داده شده است.
در این حالت ، بلافاصله ولتاژ ورودی برای مقایسه با ورودی های همنام اعمال می شودN -1 مقایسه کننده. سیگنال های یک تقسیم کننده ولتاژ با دقت بالا ، که به یک منبع ولتاژ مرجع متصل است ، به ورودی های مخالف مقایسه کننده ها منتقل می شوند. در این حالت ، ولتاژهای خروجی تقسیم کننده به طور مساوی در کل دامنه سیگنال ورودی توزیع می شود. رمزگذار اولویت دار سیگنال خروجی دیجیتال متناظر با بالاترین مقایسه کننده با سیگنال خروجی فعال تولید می کند. بنابراین فراهم كردنN - تبدیل بیت مورد نیاز است 2 ن مقاومت های تقسیم کننده و 2 ن -1 مقایسه کننده. این یکی از سریعترین روش های تبدیل است. با این حال ، با عمق بیت زیاد ، به هزینه های سخت افزاری زیادی نیاز دارد. دقت تمام مقاومتهای تقسیم کننده و مقایسه کننده باید دوباره از نصف بیت کم اهمیت باشد.
نمودار بلوکی ADC با یکپارچه سازی دوگانه در شکل 3.5 نشان داده شده است.
 |
عناصر اصلی سیستم یک سوئیچ آنالوگ متشکل از کلیدها هستندSW 1 ، SW 2 ، SW 3 ، انتگرال AND ، مقایسه کننده K و شمارنده C. فرایند تبدیل از سه مرحله تشکیل شده است (شکل 3.6).
 |
کلید در مرحله اول بسته می شودSW 1 ، و بقیه کلیدها باز هستند. از طریق یک کلید بستهSW 1 ، ولتاژ ورودی به یک مجتمع تغذیه می شود ، که سیگنال ورودی را برای یک بازه زمانی ثابت ادغام می کند. پس از این بازه زمانی ، سطح خروجی انتگرال متناسب با مقدار سیگنال ورودی است. در مرحله دوم تحول ، کلیدSW 1 باز می شود و کلیدSW 2 بسته می شود و سیگنالی از منبع ولتاژ مرجع به ورودی یکپارچه اعمال می شود. خازن یکپارچه کننده از ولتاژ انباشته شده در اولین بازه تبدیل با سرعت ثابت متناسب با ولتاژ مرجع تخلیه می شود. این مرحله تا زمانی که ولتاژ خروجی انتگرال به صفر برسد ادامه دارد ، و این نشان می دهد که خروجی مقایسه کننده سیگنال انتگرال را با صفر مقایسه می کند. مدت زمان مرحله دوم متناسب با ولتاژ ورودی مبدل است. در کل مرحله دوم ، پالس های با فرکانس بالا با فرکانس کالیبره شده بر روی شمارنده ریخته می شوند. بنابراین پس از مرحله دوم ، قرائت دیجیتال شمارنده متناسب با ولتاژ ورودی است. با استفاده از این روش می توان بدون ایجاد تقاضای زیاد برای دقت و پایداری م accuracyلفه ، به دقت بسیار خوبی دست یافت. به طور خاص ، پایداری ظرفیت یکپارچه کننده ممکن است زیاد نباشد زیرا چرخه های شارژ و دشارژ با سرعت متناسب با خازن اتفاق می افتند. علاوه بر این ، خطاهای رانش و جبران کننده مقایسه با شروع و پایان دادن به ولتاژ یکسان برای هر مرحله تبدیل جبران می شود. برای بهبود دقت ، هنگامی که ورودی یکپارچه از طریق کلید وارد می شود ، از مرحله سوم تغییر شکل استفاده می شودSW 3 یک سیگنال صفر اعمال می شود. از آنجا که در این مرحله از یکپارچه و مقایسه کننده یکسانی استفاده می شود ، با کسر خطای خروجی در صفر از اندازه گیری بعدی ، خطاهای مرتبط با اندازه گیری های نزدیک به صفر جبران می شود. از آنجا که الزامات شدید حتی به فرکانس پالس های ساعت وارد شمارنده اعمال نمی شود یک فاصله زمانی ثابت در اولین مرحله تبدیل از همان پالس ها تشکیل می شود. الزامات سختگیرانه فقط به جریان تخلیه اعمال می شود ، یعنی به منبع ولتاژ مرجع. نقطه ضعف این روش تبدیل عملکرد پایین آن است.
شاخص ADC با پارامترهای مختلفی امکان پذیر است که انتخاب یک دستگاه خاص را براساس نیازهای سیستم انجام دهد. تمام پارامترهای ADC را می توان به دو گروه استاتیک و پویا تقسیم کرد. اولی مشخصه های دقت دستگاه را هنگام کار با سیگنال ورودی ثابت یا به آرامی تغییر می دهد ، و دومی سرعت دستگاه را به عنوان حفظ دقت با افزایش فرکانس سیگنال ورودی توصیف می کند.
سطح کمی در نزدیکی صفر سیگنال ورودی مربوط به ولتاژ انتقال بین کد است -0.5U LSB و 0.5 U LSB (اولین مورد فقط در مورد سیگنال ورودی دو قطبی رخ می دهد). با این حال ، در دستگاه های واقعی ، ولتاژ این انتقال بین کد ممکن است با این مقادیر ایده آل متفاوت باشد. انحراف از سطح واقعی این ولتاژهای انتقال کد از مقادیر ایده آل آنها نامیده می شود خطای جبران صفر دو قطبی (خطای صفر دو قطبی ) و خطای جبران صفر تک قطبی (خطای جبران صفر ) به ترتیب. در محدوده های تبدیل دو قطبی معمولاً از خطای جبران صفر استفاده می شود و در تبدیل های تک قطبی معمولاً از خطای جبران تک قطبی استفاده می شود. این خطا منجر به جابجایی موازی مشخصه تحول واقعی نسبت به مشخصه ایده آل در امتداد محور ابسیسا می شود (شکل 3.7).
 |
انحراف از سطح سیگنال ورودی مربوط به آخرین انتقال بین کد از مقدار ایده آل آنU FSR -1.5 U LSB نامیده میشود خطای مقیاس کامل (خطای مقیاس کامل).
ضریب تبدیل ADC مماس شیب خط مستقیم رسم شده از طریق نقاط شروع و پایان از ویژگی های تحول واقعی است. تفاوت بین مقدار واقعی و ایده آل ضریب تبدیل نامیده می شود خطای ضریب تبدیل (خطای به دست آوردن ) (شکل 3.7) شامل خطاهای پایان مقیاس است اما خطاهای در مقیاس صفر را شامل نمی شود. برای دامنه تک قطبی به عنوان تفاوت بین خطای مقیاس کامل و خطای جبران صفر تک قطبی و برای دامنه دو قطبی تفاوت بین خطای مقیاس کامل و خطای جبران صفر دو قطبی تعریف شده است. در حقیقت ، در هر صورت ، این انحراف فاصله ایده آل بین آخرین و اولین انتقال بین کد است (برابر باU FSR -2 U LSB ) از ارزش واقعی آن.
با تنظیم پیش تقویت کننده ADC می توان خطاهای جبران صفر و افزایش تبدیل را جبران کرد. برای این کار باید یک ولت متر با دقت حداقل 0.1 داشته باشیدU LSB ... برای مستقل کردن این دو خطا ، ابتدا خطای جبران صفر و سپس خطای ضریب تبدیل اصلاح می شود.برای اصلاح خطای جبران صفر ADC ، باید:
1. ولتاژ ورودی را دقیقاً روی 0.5 تنظیم کنیدU LSB ؛
2. افست پیش تقویت کننده ADC را تنظیم کنید تا ADC به حالت 00 ... 01 تغییر کند.
برای اصلاح خطای ضریب تبدیل ، باید:
1. ولتاژ ورودی را دقیقاً در سطح تنظیم کنیدU FSR -1.5 U LSB ؛
2. سود پیش تقویت کننده ADC را تنظیم کنید تا ADC به حالت 11 ... تغییر یابد. 1.
به دلیل ناقص بودن عناصر مدار ADC ، مراحل در نقاط مختلف مشخصات ADC از نظر اندازه با یکدیگر متفاوت هستند و برابر نیستندU LSB (شکل 3.8).
 |
انحراف فاصله بین نقاط میانی دو مرحله اندازه گیری واقعی مجاور از مقدار ایده آل مرحله اندازه گیریU LSB نامیده می شود غیر خطی بودن افتراقی (DNL - غیر خطی بودن افتراقی).اگر DNL باشد بزرگتر یا مساویU LSB ، پس ممکن است ADC اصطلاحاً "کدهای گمشده" داشته باشد (شکل 3.3). این یک تغییر ناگهانی محلی در افزایش ADC دارد ، که در سیستم های کنترل حلقه بسته می تواند منجر به از دست دادن ثبات شود.
برای برنامه هایی که حفظ سیگنال خروجی با دقت مشخص مهم است ، مطابقت دقیق کدهای خروجی ADC با ولتاژهای انتقال کد مهم است. حداکثر انحراف مرکز مرحله کوانتاسیون بر روی ویژگی واقعی ADC از مشخصه خطی نامیده می شود غیر خطی انتگرال (INL - غیرخطی بودن انتگرال) یادقت نسبی (دقت نسبی) ADC (شکل 3.9).
 |
مشخصه خطی شده پس از کالیبره شدن از طریق نقاط شدید ویژگی تبدیل واقعی ترسیم می شود ، یعنی خطاهای صفر جبران و ضریب تبدیل را حذف کرد.
جبران خطاهای غیرخطی بودن دیفرانسیل و انتگرال به روش ساده غیرممکن است.
وضوح ADC (وضوح ) متقابل بیشترین تعداد ترکیب کد در خروجی ADC است
(3.8).
این پارامتر تعیین می کند که حداقل سطح سیگنال ورودی (نسبت به سیگنال دامنه کامل) که ADC می تواند درک کند.
دقت و وضوح دو ویژگی مستقل هستند. رزولوشن زمانی نقش تعیین کننده ای دارد که تهیه دامنه دینامیکی مشخص سیگنال ورودی مهم باشد. دقت زمانی مهم است که برای کنترل مقدار کنترل شده در یک سطح مشخص با دقت ثابت لازم باشد.
محدوده دینامیکی ADC (DR - محدوده دینامیک ) نسبت حداکثر سطح ولتاژ ورودی قابل درک به حداقل است که در دسی بل بیان می شود
(3.9).
این پارامتر تعیین کننده حداکثر اطلاعاتی است که ADC می تواند منتقل کند. بنابراین ، برای یک ADC 12 بیتیDR \u003d 72 دسی بل
ویژگی های ADC های واقعی با ویژگی های دستگاه های ایده آل به دلیل ناقص بودن عناصر یک دستگاه واقعی متفاوت است. بیایید چند پارامتر را که مشخصه ADC واقعی هستند در نظر بگیریم.
نسبت سیگنال به نویز (SNR - نسبت سیگنال به نویز) ) نسبت مقدار میانگین-ریشه مربع سیگنال سینوسی ورودی به مقدار میانگین-مربع ریشه نویز است که بدون در نظر گرفتن م theلفه ثابت ، به عنوان مجموع سایر اجزای طیفی تا نیمی از فرکانس نمونه گیری تعریف می شود. برای کاملN -bit ADC که فقط نویز کمی سازی تولید می کندSNR بیان شده در دسی بل می تواند به صورت تعریف شود
(3.10),
جایی که N - عمق بیت ADC. بنابراین ، برای یک ADC ایده آل 12 بیتیSNR \u003d 74 دسی بل این مقدار بیشتر از مقدار دامنه دینامیکی ADC مشابه از همان زمان است حداقل سطح سیگنال درک شده باید بیشتر از سطح نویز باشد. این فرمول فقط نویز کمی سازی را در نظر می گیرد و سایر منابع نویز موجود در ADC های واقعی را در نظر نمی گیرد. بنابراین ، ارزش هاSNR برای ADC های واقعی ، به عنوان یک قاعده ، زیر ایده آل است. مقدار معمولیSNR برای یک ADC واقعی 12 بیتی 68-70 دسی بل است.
اگر سیگنال ورودی نوسان کمتری داشته باشدU FSR ، پس فرمول آخر باید تنظیم شود
(3.11),
که در آن K OS میرایی سیگنال ورودی است که با دسی بل بیان می شود. بنابراین ، اگر سیگنال ورودی یک ADC 12 بیتی دامنه 10 برابر کمتر از نیمی از ولتاژ مقیاس کامل داشته باشد ، KOS \u003d -20 dB وSNR \u003d 74 دسی بل - 20 دسی بل \u003d 54 دسی بل
ارزش واقعیSNR می تواند مورد استفاده قرار گیرد تعیین تعداد موثر بیت های ADC(ENOB - تعداد موثر بیت ها ) با فرمول تعیین می شود
(3.12).
این شاخص می تواند توانایی تعیین کننده واقعی یک ADC واقعی را مشخص کند ، به عنوان مثال ، یک ADC 12 بیتی ، که دارایSNR \u003d 68 دسی بل برای سیگنال با K OS \u003d -20 دسی بل در واقع 7 بیتی است (ENOB \u003d 7.68). مقدار ENOB به شدت به فرکانس سیگنال ورودی بستگی دارد ، یعنی ظرفیت موثر ADC با افزایش فرکانس کاهش می یابد.
اعوجاج هارمونیک کامل (THD - اعوجاج هارمونیک کل ) آیا نسبت مجموع مقادیر rms تمام هارمونیک های بالاتر به مقدار rms هارمونیک اساسی است
(3.13),
کجا n معمولاً به 6 یا 9 محدود می شود. این پارامتر سطح اعوجاج هارمونیکی سیگنال خروجی ADC را در مقایسه با ورودی مشخص می کند.THD با فرکانس سیگنال ورودی افزایش می یابد.
پهنای باند کامل (FPBW - پهنای باند کامل برق ) حداکثر فرکانس یک سیگنال ورودی با یک نوسان در مقیاس کامل است که در آن دامنه جز component اساسی بازسازی شده بیش از 3 دسی بل کاهش نمی یابد. با افزایش فرکانس سیگنال ورودی ، مدارهای آنالوگ ADC دیگر برای پردازش تغییرات آن با دقت مشخص متوقف می شوند ، که منجر به کاهش ضریب تبدیل ADC در فرکانس های بالا می شود.
زمان حل و فصل (زمان حل و فصل ) زمانی است که پس از استفاده از سیگنال پله ای با دامنه برابر با دامنه کامل سیگنال ورودی به ورودی آن ، برای دستیابی به دقت اسمی به ADC نیاز است. این پارامتر به دلیل سرعت محدود گره های مختلف ADC محدود است.
به دلیل انواع مختلف خطاها ، ویژگی ADC واقعی غیرخطی است. اگر سیگنالی به ورودی دستگاهی با غیرخطی اعمال شود ، طیف آن از دو هارمونیک تشکیل شده استf a و f b ، سپس در طیف سیگنال خروجی چنین دستگاهی ، علاوه بر هارمونیک های اساسی ، زیر هارمونیک مدولاسیون با فرکانس ها ، جایی که m ، n \u003d 1،2،3 ، ... زیر هارمونیک مرتبه دوم هستندf a + f b ، f a - f b ، زیر هارمونیک مرتبه سوم 2 استf a + f b ، 2 f a - f b ، f a +2 f b ، f a -2 f b ... اگر سینوسییدهای ورودی دارای فرکانس های نزدیک واقع در نزدیکی لبه بالایی باند عبور باشند ، زیر هارمونیک های مرتبه دوم بسیار دور از سینوسییدهای ورودی هستند و در منطقه فرکانس پایین قرار دارند ، در حالی که زیر هارمونیک های مرتبه سوم دارای فرکانس های نزدیک به فرکانس های ورودی هستند.
ضریب اعوجاج درون مدولاسیون (اعوجاج اینترمدولاتین ) آیا نسبت مجموع مقادیر rms زیر هارمونیک بین مدولاسیون از یک نظم خاص به مجموع مقادیر rms هارمونیک های اساسی ، بیان شده در دسی بل
(3.14).
تکمیل هر روش تبدیل آنالوگ به دیجیتال به زمان محدودی نیاز دارد. زیر زمان تبدیل ADC (زمان تبدیل ) به عنوان فاصله زمانی از لحظه ورود سیگنال آنالوگ به ورودی ADC تا لحظه ظاهر شدن کد خروجی مربوطه قابل درک است. اگر سیگنال ورودی ADC در زمان تغییر کند ، سپس زمان تبدیل نهایی ADC منجر به ظاهر شدن اصطلاح می شود. خطای دیافراگم(شکل 3.10).
 |
سیگنال شروع تبدیل در حال حاضر می رسدt 0 ، و کد خروجی در حال حاضر ظاهر می شودt 1 ... در طول این مدت ، سیگنال ورودی توانست با مقدار تغییر کنددتو ... عدم اطمینان وجود دارد: چه سطح از مقدار سیگنال ورودی در محدوده استU 0 - U 0 + دتو کد خروجی داده شده مطابقت دارد. برای حفظ دقت تبدیل در سطح واحد بیت کم اهمیت ، لازم است که در طول زمان تبدیل ، تغییر در مقدار سیگنال در ورودی ADC بیش از مقدار کمترین واحد بیت باشد
(3.15).
تغییر در سطح سیگنال در هنگام تبدیل را می توان تقریباً به صورت محاسبه کرد
(3.16),
جایی که تو هستی - ولتاژ ورودی ADC ،T c - زمان تبدیل با جایگزینی (3.16) در (3.15) ، بدست می آوریم
(3.17).
اگر ورودی یک سیگنال سینوسی با فرکانس استf
(3.18),
سپس مشتق آن خواهد بود
(3.19).
حداکثر مقدار خود را زمانی می گیرد که کسینوس 1 باشد. با در نظر گرفتن این نکته ، جایگزین کردن (3.9) در (3.7) می شویم
، یا
(3.20)
زمان تبدیل متناسب ADC منجر به محدود شدن سرعت تغییر سیگنال ورودی می شود. به منظور کاهش خطای دیافراگم و غیره تضعیف محدودیت در میزان تغییر سیگنال ورودی ADC در ورودی مبدل به اصطلاح تنظیم شده است. دستگاه ذخیره واکشی (FDD) (ردیابی / نگه داشتن واحد ) نمودار ساده UVC در شکل 3.11 نشان داده شده است.
 |
این دستگاه دارای دو حالت کار است: حالت نمونه برداری و حالت چفت. حالت نمونه برداری مربوط به حالت بسته کلید استSW ... در این حالت ، ولتاژ خروجی UVC ولتاژ ورودی خود را تکرار می کند. حالت قفل با فرمان کلید باز فعال می شودSW ... در این حالت ، اتصال بین ورودی و خروجی UVC قطع شده و سیگنال خروجی در یک سطح ثابت متناظر با سطح سیگنال ورودی در زمان دریافت فرمان قفل به دلیل بار جمع شده بر روی خازن حفظ می شود. بنابراین ، اگر درست قبل از شروع تبدیل ADC فرمان لچ را بدهید ، سیگنال خروجی UVC در کل مدت زمان تبدیل در یک سطح ثابت حفظ می شود. پس از پایان تبدیل ، UVC دوباره به حالت نمونه گیری منتقل می شود. عملکرد UVC واقعی تا حدی متفاوت با حالت ایده آل است که توضیح داده شد (شکل 3.12).
 |
(3.21),
کجا f - فرکانس سیگنال ورودی ،تی الف اندازه دیافراگم عدم قطعیت است.
در یک ورودی و خروجی واقعی ، سیگنال خروجی نمی تواند در طول زمان تبدیل محدود کاملاً بدون تغییر باقی بماند. خازن با جریان ورودی کوچک بافر خروجی به تدریج تخلیه می شود. برای حفظ دقت مورد نیاز ، لازم است که در طول تبدیل ، شارژ خازن بیش از 0.5 تغییر نکندU LSB
مبدل های دیجیتال به آنالوگ آنها معمولاً در خروجی سیستم ریزپردازنده نصب می شوند تا کدهای خروجی آن را به سیگنال آنالوگ عرضه شده به یک شی control کنترل مداوم تبدیل کنند. پاسخ استاتیک ایده آل برای یک DAC 3 بیتی در شکل 3.13 نشان داده شده است.
 |
نقطه شروع مشخصه به عنوان نقطه مربوط به کد ورودی اول (صفر) تعریف شده استU 00 ... 0 . نقطه پایان مشخصهبه عنوان نقطه مربوط به آخرین کد ورودی تعریف شده استU 11 ... 1 ... تعاریف دامنه ولتاژ خروجی ، واحدهای کمترین مقدار کمی سازی ، خطاهای جبران صفر ، خطاهای ضریب تبدیل شبیه مشخصات متناظر ADC هستند.
از نظر سازمان ساختاری ، DAC گزینه های بسیار کمتری برای ساخت مبدل دارد. ساختار اصلی DAC اصطلاحاً گفته می شود. "زنجیرنمودار R -2 R ”(شکل 3.14).
به راحتی می توان نشان داد که جریان ورودی مدار استمن در \u003d U REF / R و جریان پیوندهای پی در پی این زنجیره به ترتیبمن در / 2 ، من در / 4 ، من در / 8 و غیره برای تبدیل کد دیجیتال ورودی به یک جریان خروجی ، کافی است که تمام جریان بازوی مربوط به آن را در کد ورودی در نقطه خروجی مبدل جمع کنید (شکل 3.15).
 |
اگر یک تقویت کننده عملیاتی به نقطه خروجی مبدل متصل باشد ، ولتاژ خروجی را می توان به صورت تعریف کرد
(3.22),
که در آن K - کد دیجیتال ورودی ،N - ظرفیت رقمی DAC.
تمام DAC های موجود به دو گروه بزرگ تقسیم می شوند: DAC با خروجی جریان و DAC با ولتاژ. تفاوت بین آنها در عدم وجود یا حضور مرحله نهایی در تقویت کننده عملیاتی در تراشه DAC است. DAC های ولتاژ خروجی دستگاه های کامل تری هستند و برای کارکرد به قطعات اضافی کمتری نیاز دارند. با این حال ، مرحله نهایی ، همراه با پارامترهای طرح نردبان ، پارامترهای پویایی و دقت DAC را تعیین می کند. اجرای یک تقویت کننده عملیاتی دقیق و با سرعت بالا بر روی یک تراشه با DAC اغلب دشوار است. بنابراین ، اکثر DAC های پرسرعت خروجی جریان دارند.
غیر خطی بودن افتراقی زیرا DAC به عنوان انحراف فاصله بین دو سطح مجاور سیگنال خروجی آنالوگ از مقدار ایده آل تعریف می شودU LSB ... مقدار بالای غیر خطی بودن افتراقی می تواند باعث شود که DAC غیر یکنواخت شود. این بدان معنی است که افزایش کد دیجیتال منجر به کاهش سیگنال خروجی در برخی از قسمت های مشخصه می شود (شکل 3.16). این می تواند منجر به تولید ناخواسته در سیستم شود.
 |
غیرخطی بودن انتگرال برای DAC ، بزرگترین انحراف از سطح خروجی آنالوگ از یک خط مستقیم که از طریق نقاط مربوط به کد اول و آخر کشیده شده است ، پس از تنظیم آنها تعریف می شود.
زمان حل و فصل DAC به زمانی گفته می شود که طی آن سیگنال خروجی DAC در یک سطح معین با خطای بیشتر از 0.5 تنظیم می شودU LSB پس از تغییر کد ورودی از 00 ... 0 به 11 ... 1. اگر DAC رجیسترهای ورودی داشته باشد ، قسمت خاصی از زمان ته نشینی به دلیل تاخیر ثابت در عبور سیگنال های دیجیتالی است و فقط بقیه به دلیل اینرسی خود DAC است. بنابراین ، زمان تهویه معمولاً از لحظه ورود کد جدید به ورودی DAC اندازه گیری نمی شود ، بلکه از لحظه ای که سیگنال خروجی مربوط به کد جدید شروع به تغییر می کند ، تا لحظه تنظیم سیگنال خروجی با دقت0.5U LSB (شکل 3.17).
 |
در این حالت زمان نشست حداکثر میزان نمونه برداری از DAC را تعیین می کند.
(3.23),
که در آن S - زمان حل و فصل
مدارهای دیجیتال ورودی DAC دارای سرعت محدود هستند. علاوه بر این ، سرعت انتشار سیگنال های مربوط به بیت های مختلف کد ورودی به دلیل پراکندگی پارامترهای عناصر و ویژگی های مدار ، یکسان نیست. در نتیجه ، بازوهای مدار نردبان DAC ، هنگام ورود کد جدید ، به طور هم زمان تغییر نمی کنند ، بلکه با تاخیر خاصی نسبت به یکدیگر تغییر می کنند. این منجر به این واقعیت می شود که در نمودار ولتاژ خروجی DAC ، هنگام عبور از یک مقدار حالت پایدار به مقدار دیگر ، انتشار دامنه ها و جهات مختلف وجود دارد (شکل 3.18).
 |
 |
طبق الگوریتم عملیات ، DAC یک برون یاب مرتبه صفر است که پاسخ فرکانسی آن را می توان با عبارت نشان داد
(3.24),
جایی که w s - فرکانس نمونه برداری. پاسخ فرکانس DAC در شکل 3.20 نشان داده شده است.
 |
همانطور که مشاهده می کنید ، در فرکانس 0.5w s سیگنال بازسازی شده در مقایسه با اجزای فرکانس پایین سیگنال با 3.92 دسی بل کاهش می یابد. بنابراین ، یک تحریف جزئی از طیف سیگنال بازسازی شده وجود دارد. در بیشتر موارد ، این اعوجاج جزئی تأثیر قابل توجهی بر عملکرد سیستم ندارد. با این حال ، در مواردی که به خطی بودن خصوصیات طیفی سیستم نیاز است (به عنوان مثال ، در سیستم های پردازش صدا) ، برای مسطح شدن طیف حاصل در خروجی DAC ، لازم است یک فیلتر بازسازی ویژه با مشخصه فرکانس نوع نصب شودx / sin (x)
بارگذاری ...